← 返回 JSSC 论文列表JSSC 2010第1期Clocking & PLLs45nm
A 45 nm 8-Core Enterprise Xeon Processor
45纳米工艺的8核Xeon处理器，具有24MB共享L3缓存和低功耗设计。
45nm CMOS, 2.3B transistors, 8-core, 16-thread, 24MB shared L3 cache
电路设计时钟分配计算机架构45纳米工艺技术漏电减少
▸创新点1：多时钟和电压域降低功耗（系统创新）。通过在不同功能模块中引入独立的时钟和电压域，动态调整频率和电压，显著降低整体功耗，特别是在低负载情况下。
▸创新点2：长沟道器件和缓存睡眠模式减少漏电（电路创新）。采用长沟道器件设计，结合缓存睡眠模式，有效抑制漏电流，在待机状态下进一步降低功耗。
▸创新点3：核心和缓存恢复提高良率（方法创新）。通过核心和缓存恢复技术，屏蔽制造缺陷，提升芯片良率，同时支持从同一晶圆中衍生出多种产品型号。
▸创新点4：未终止I/O链路关闭和电压调节器相位削减（系统创新）。在空闲状态下关闭未使用的I/O链路，并通过削减电压调节器相位，提高电源转换效率，进一步优化功耗管理。
Abstract
E,
Jason Stinson, Member , IEEE, David Ayers , Member , IEEE, Jonathan Chang , Senior Member , IEEE,
Raj Varada, Member , IEEE, Matt Ratta, Sailesh Kottapalli, and Sujal V ora
Abstract—This paper describes a 2.3 Billion transistors, 8-core,
16-thread, 64-bit Xeon ® EX processor with a 24 MB shared L3
cache implemented in a 45 nm nine-metal process. Multiple clock
and voltage domains are used to reduce power consumption.
Long channel devices and cache sleep mode are used to minimize
leakage. Core