JSSC 2010第3期Digital Circuits65nmNeural Network Accelerator

A 5865 GHz Neutralized CMOS Power Ampliﬁer With PAE Above 10 at 1-V Supply

一款在1V电源下效率超过10%的60GHz CMOS功率放大器

16dB增益, 11.5dBm输出功率, 15.2%峰值PAE

60GHzCMOS功率放大器中和技术低压操作毫米波

▸创新点1：采用中和技术（neutralization technique）显著提高功率放大器的增益和反向隔离性能，通过抵消晶体管固有的栅漏反馈效应，在60 GHz频段实现16 dB的小信号增益和优于42 dB的反向隔离，属于电路级创新。

▸创新点2：使用屏蔽变压器（shielded transformers）耦合增益级，有效降低寄生电容和电磁干扰，支持1V超低电源电压工作，功耗仅50 mW，属于电路结构与工艺协同创新。

▸创新点3：三阶段伪差分设计（three-stage pseudo-differential）结合片上巴伦，在65nm CMOS工艺下实现0.13×0.41 mm²的紧凑面积，同时提供8.5 GHz以上的3dB带宽，属于系统架构创新。

▸创新点4：在58-65 GHz全频段内保持PAE＞10%，62 GHz时峰值PAE达15.2%，饱和输出功率11.5 dBm，创下1V供电下毫米波PA的效率纪录，属于性能突破性创新。

Abstract

A 60-GHz band, three-stage pseudo-differential power ampliﬁer (PA) is implemented with input and output baluns on-chip. Each stage consists of a neutralized common-source am- pliﬁer pair. Neutralization mitigates the intrinsic gate-drain feedback of each transistor for increased power gain and reverse isolation. Shielded transformers couple the gain stages and allow low supply voltage operation. Fabricated in a 65-nm bulk CMOS process, the measured small-signal gain of the 0.13 0.41 mm /50 PA is