← 返回 JSSC 论文列表JSSC 2010第12期RF & Wireless0.13μmNeural Network Accelerator
An 85-Gbs Fully Integrated CMOS Optoelectronic Receiver Using Slope-Detection Ad
一款用于短距离光通信的8.5Gb/s单片光电集成接收器芯片，采用0.13μm CMOS工艺实现。
120dBΩ transimpedance gain, 5.9GHz bandwidth, 3.2dBm optical sensitivity for 10^-12 BER, 47mW power dissipation, 1.5V supply
光电集成电路硅光电二极管斜率检测自适应均衡器限幅放大器
▸创新点1：采用斜率检测算法的自适应均衡器 - 该方法创新通过动态调整均衡器参数以补偿集成硅光电二极管的带宽限制和温度变化，实现了在0.13μm CMOS工艺下的8.5Gb/s高速数据传输，显著提升了接收器的适应性和稳定性。
▸创新点2：集成硅光电二极管 - 这一系统创新将光电二极管直接集成在CMOS芯片上，避免了传统III-V材料的高成本问题，同时通过优化设计实现了5.9GHz的带宽和3.2dBm的光学灵敏度，为短距离光通信提供了低成本解决方案。
▸创新点3：负阻抗补偿的限幅放大器 - 该电路创新通过合并负阻抗电路，有效提升了限幅放大器的增益和带宽性能，同时将功耗控制在47mW（1.5V电源），在0.1mm²的核心面积内实现了120dBΩ的跨阻增益。
▸创新点4：全集成CMOS光电子接收器 - 这一系统级创新将光电二极管、跨阻放大器、自适应均衡器和限幅放大器集成在单一芯片中，实现了85Gb/s的高速率通信，同时兼顾了低功耗和小面积，为短距离光通信系统提供了高度集成的解决方案。
Abstract
ber , IEEE, Jungwon Han , Student Member , IEEE, Gunhee Han , Member , IEEE, and
Sung Min Park , Member , IEEE
Abstract—An 8.5-Gb/s single-chip optoelectronic integrated cir-
cuit (OEIC) for short-distance optical communications is realized
in a 0.13-
m CMOS process. The OEIC consists of an on-chip
silicon photodiode, a transimpedance amplifier with modified reg-
ulated cascode input configuration, an adaptive equalizer based
upon slope-detection algorithm, and a limiting amplifier with
merged negat