← 返回 JSSC 论文列表JSSC 2010第8期Data ConvertersDelta-Sigma ADC
Comments and Corrections Correction to An 81 mW 82 dB Delta-Sigma ADC With 19 MH
该论文修正了原论文中图11的错误，展示了噪声耦合调制器的SC电路实现。
81 mW, 82 dB, 19 MHz BW
IEEE JSSCDelta-Sigma ADC噪声耦合SC电路修正
▸创新点1：修正了原论文中Fig. 11的电路图错误，详细说明了SC电路实现中相位操作的修正，确保了噪声耦合调制器设计的准确性。这一修正对于后续研究者在复现实验时避免错误具有重要指导意义。
▸创新点2：展示了噪声耦合调制器的SC（开关电容）电路实现细节，通过具体的电路图和相位操作表格，为读者提供了清晰的电路设计参考，有助于理解噪声耦合技术在Delta-Sigma ADC中的应用。
▸创新点3：提供了详细的修正说明，包括修正前后的对比和修正依据，增强了论文的透明度和可信度，为读者提供了完整的错误修正流程，体现了学术严谨性。
▸创新点4：通过修正后的电路图和数据，进一步验证了原论文中提出的Delta-Sigma ADC的性能指标（81 mW功耗、82 dB信噪比、1.9 MHz带宽和-98 dB THD），确保了研究成果的可靠性和可重复性。
Abstract
. Miller, and Gabor C. Temes
In the above paper [1], there is an error in Fig. 11. The table at
the bottom illustrating the operation of the active adder in each phase
should be modified as indicated in the corrected figure below.
Fig. 11. SC circuit implementation of the prototype noise-coupled modulator (correction).
REFERENCES
[1] K. Lee, M. R. Miller, and G. C. Temes, “An 8.1 mW, 82 dB delta-
sigma ADC with 1.9 MHz BW and /098 dB THD,” IEEE J. Solid-State
Circuits, vol. 44, no. 8, pp. 2202–221