← 返回 JSSC 论文列表JSSC 2010第1期RF & Wireless0.18μmFlash Memory
2 Gbs 15 pJbchip Inductive-Coupling Programmable Bus for NAND Flash Memory Stack
提出一种用于NAND闪存堆栈的2Gbps 15pJ/bit电感耦合可编程总线，显著降低SSD功耗和面积。
2Gb/s, 15pJ/bit, 0.18μm CMOS
电感耦合NAND闪存固态硬盘三维集成无线互连
▸创新点1：无线电感耦合接口（系统创新）。采用无线电磁感应技术替代传统物理导线连接，消除了64芯片堆叠中的1500+键合线难题，实现0.18μm CMOS工艺下2Gb/s高速数据传输，同时将I/O电路布局面积缩减至传统方案的1/40。
▸创新点2：中继传输技术（电路创新）。通过多级信号中继架构优化能量传输路径，将固态硬盘(SSD)的通信功耗降低50%，解决了高密度堆叠芯片的远距离信号衰减问题。
▸创新点3：64芯片单封装集成（封装创新）。利用18μm超薄基板堆叠技术，突破传统8芯片封装限制，将封装数量减少至1/8，显著提升存储密度并缩小系统体积。
▸创新点4：可编程总线架构（方法创新）。支持控制器芯片对任意堆叠层内存的随机访问，通过动态调谐电感耦合参数实现自适应阻抗匹配，提升系统兼容性与可靠性。
Abstract
i Kohama, Yoichi Yoshida, Noriyuki Miura , Member , IEEE,
Hiroki Ishikuro, Member , IEEE, Takayasu Sakurai , Fellow, IEEE, and Tadahiro Kuroda , Fellow, IEEE
Abstract—An inductive-coupling programmable bus for NAND
flash memory access in Solid State Drive (SSD) is presented. Com-
pared to the conventional SSD, this wireless interface using re-
layed transmission reduces power consumption to 1/2, I/O circuit-
layout area to 1/40, and achieves a data rate of 2 Gb/s in 0.18
m
CMOS process. In additi