← 返回 JSSC 论文列表JSSC 2010第2期Other90nm
Power Efficient Gigabit Communication Over Capacitively Driven RC-Limited On-Chip
通过电容驱动和电阻负载实现高效能千兆位片上通信。
2 Gb/s over 10 mm, 0.28 pJ/bit, 28 fJ/bit/mm
电容耦合CMOS通信技术决策反馈均衡低功耗
▸创新点1：电容驱动降低动态功耗（方法创新）。通过采用电容驱动技术，有效减少了传输线上的电压摆动，从而显著降低了动态功耗。实验数据显示，该技术实现了0.28 pJ/bit的超低功耗，比同类设计更低。
▸创新点2：差分互连减少串扰（系统创新）。使用平行差分互连并结合交替扭转技术，有效抑制了信号间的串扰，提升了数据传输的完整性。这一设计在10 mm长的互连线上实现了2 Gb/s的高速率通信。
▸创新点3：低功耗决策反馈均衡技术（电路创新）。通过模拟反馈的决策反馈均衡技术，优化了信号接收端的性能，同时保持了低功耗特性。这一技术在高频范围内实现了平坦的传输函数和线性相位。
▸创新点4：理想终端阻抗设计（方法创新）。基于s参数线对模型，推导出理想终端阻抗，确保了传输函数的平坦性和线性相位。电容驱动和电阻负载的组合在目标频率范围内实现了良好的近似。
Abstract
niël Schinkel , Member , IEEE, Eric A. M. Klumperink , Senior Member , IEEE,
Ed van Tuijl, Member , IEEE, and Bram Nauta , Fellow, IEEE
Abstract—This paper presents a set of circuit techniques to
achieve high data rate point-to-point communication over long
on-chip RC-limited wire-pairs. The ideal line termination im-
pedances for a flat transfer function with linear phase (pure
delay) are derived, using an s-parameter wire-pair model. It is
shown that a driver with series capacitance on the one