2014

40纳米嵌入式分栅MONOS闪存宏单元，支持160MHz高速读取，适用于汽车微控制器。

基于非均匀量化器的0.5V CMOS光数字转换器，实现高灵敏度和低功耗

一种低功耗对象自适应CMOS图像传感器，通过嵌入式特征提取算法显著降低功耗。

开发了一种用于MIPI应用的0.15毫米厚非接触连接器，采用垂直定向耦合器实现双链路通信。

一款用于100米范围、10帧/秒、200×96像素飞行时间深度测量的CMOS SoC芯片

介绍了一种用于行星表面探索的1024×8时间门控SPAD线传感器，具有高光子检测效率和快速门控能力。

24纳米工艺下开发的32Gb ReRAM测试芯片，采用交叉点架构和二极管选择器件。

一款支持4K超高清的HEVC视频解码芯片，优化架构降低存储需求

提出双电源SRAM的电路技术，显著降低活动与待机模式功耗

一种基于FeRAM的非易失性D触发器设计，用于断电不丢失数据的数字系统。

Oracle推出28nm工艺的16核SPARC T5处理器，性能提升显著。

一款用于双列直插内存模块的6.4Gb/s近地单端收发器，采用低功耗信号传输技术。

一种采用双环双VCO架构的低抖动、低功耗、小面积全数字注入锁定PLL。

一种用于电子稳定控制的全差分电荷平衡加速度计，具有抗电磁干扰和高动态范围特性。

一种用于PET应用的全数字8x16 SiPM阵列，具有每像素TDC和实时处理能力。

一款8通道闭环神经假体SoC，用于实时颅内脑电采集、癫痫检测和电刺激抑制。

一篇关于1GHz Razor FIR加速器的低功耗设计，采用时间借用跟踪算法和插值纠错技术。

提出基于晶圆级封装XTALBAW谐振器的微型计时系统，实现高集成度与小尺寸

介绍32/28纳米工艺的8核MIPS兼容处理器Godson-3B1500，具有高性能和低功耗特点。

一款集成双模阻抗传感器的87mA离子电渗控制器IC，用于可穿戴药物递送。

一款基于FRAM的非易失性逻辑MCU SoC，支持100次数字状态保留，睡眠模式下零泄漏。

提出一种包含455个活动电极和52个同步读出通道的CMOS神经探针，用于大规模神经活动记录。

提出一种时域模拟与数字混合信号处理的LDPC解码器，结合模拟计算的高效性和数字计算的灵活性。

针对高相关性数据的应用，提出一种基于预测的SRAM设计以减少位线切换活动。

描述IBM EC12系统中处理器芯片和缓存芯片的电路与物理设计实现

无摘要信息

无摘要提供，无法生成概要。

2013年ISSCC会议处理器与高性能数字电路专题亮点

2013年ISSCC会议精选论文，涵盖处理器与高性能数字电路的最新进展

IEEE JSSC期刊专注于固态电路的分析、设计与性能研究，涵盖数字、模拟、微波及光电子集成电路。

第10代16核SPARC64处理器，采用28nm CMOS工艺，主频3.0GHz，适用于关键任务UNIX服务器。

提出一种采用数字估计辅助DAC线性化的2D BD RC T ΔΣ调制器

提出一种新型自对准比较器控制PWM控制器，用于提升DC-DC转换器效率。

一款12mW低功耗连续时间带通ΔΣ调制器，采用新型高效谐振器，实现58dB SNDR和24MHz带宽。

通过自适应消除运放增益和非线性误差的14位60MS/s流水线ADC设计

一款65nm CMOS工艺的光收发器，支持25-Gb/s数据传输，具有电源噪声抑制功能。

32位90纳米处理器实现全动态电压调节，显著提升能效。

提出一种采用同相注入耦合QVCO的60 GHz频率合成器，降低相位噪声和误差。

一款90纳米CMOS无晶振射频供电收发器，支持5 Mbps数据传输

通过硬限幅和波形恢复技术实现低相位噪声的8 GHz CMOS振荡器，适用于基站应用。

一款低功耗轻量级无线多通道微系统，用于可靠神经信号记录。

一种用于生物传感器应用的压缩感知模拟前端，实现低功耗和高精度

设计并测量了用于80 Gb/s短距离光通信系统的1-tap决策反馈均衡器

提出一种无外置电容的高电源抑制比LDO稳压器设计

该期刊包含多篇关于高频合成器、低相位噪声振荡器和ΔΣ调制器的论文。

IEEE JSSC期刊专注于固态电路的分析、设计与性能研究，涵盖数字、模拟、微波和光电子电路。

提出间歇谐振时钟技术，可在任意时钟频率下降低功耗。

结合大面积电子和CMOS IC的大规模传感系统，用于桥梁早期损伤检测。

研究两个相互耦合的振荡器在相位锁定或自由运行时的行为及其频率相互牵引现象。

专利摘要提供了指数多级电荷泵和高速接收器架构的创新设计。

提出正反馈电平转换器逻辑，用于有机或金属氧化物半导体的大面积电子器件设计，显著提高增益和噪声容限。

通过开环相位噪声与整形函数相乘，推导出环形振荡器相位噪声的紧凑表达式。

提出一种用于主动矩阵LCD的10位列驱动IC，采用迭代电荷共享技术提高线性度和面积效率。

一款100-800 MHz 8路径多相发射机，通过混频器占空比控制实现全谐波抑制。

提出DEMDRZ技术，在40nm工艺下实现12位高速高分辨率DAC，性能优异。

首次采用数字线性化技术校准带记忆的积分器失真和电容失配误差的1-0MASH ΣΔ ADC。

提出一种集成天线阻抗失配校正的24GHz CMOS功率放大器，自动补偿阻抗失配。

65nm CMOS工艺下实现的6位1GS/s插值亚稳态ADC，功耗99mW

32nm SOI CMOS工艺下实现的210GHz OOK调制收发器

一种采用PLL生成PWM的CMOS D类线路驱动器，实现高效低失真输出。

一款完整的256电极视网膜假体芯片，具有高集成度和多种安全特性。

提出一种前馈电源噪声消除技术，显著提升单端D类音频放大器的电源抑制比。

一种功耗可调的DCO设计，通过互补开关对结构实现75%功耗降低且保持相位噪声性能不变

一款自同步、自循环的超宽带脉冲无线电接收器SoC，用于低数据率通信，具有高能效。

一种可切换数字模拟低压差稳压器，用于模拟动态电压调节，提升系统效率。

提出一种直观且准确的相位噪声分析方法，用于比较各类振荡器的基本限制。

本文提出了一种CMOS整流器与小环天线的协同设计方法，以提高射频能量收集的灵敏度。

无摘要提供，无法生成概要。

无摘要，无法提供概要

IEEE JSSC期刊专注于固态电路的分析、设计与性能研究，涵盖数字、模拟、微波及光电子集成电路。

本文提出了一种适用于视频像素时钟生成的双环ADPLL，通过双环架构有效抑制振荡器相位噪声。

采用非刷新嵌入式DRAM的低功耗高吞吐量LDPC解码器设计

IEEE JSSC 2014年3月刊收录了多篇关于高频CMOS电路设计的论文，涵盖收发器、UWB接收机、多相发射机等主题。

首款1 Mb非易失性TCAM，采用2T-2R单元，面积比SRAM TCAM小10倍以上。

2014年IEEE JSSC特刊聚焦低功耗医疗SoC、高性能处理器及自供电传感系统等前沿技术。

22nm三栅CMOS工艺中实现的全集成分布式开关电容DC-DC转换器，具有高密度MIM电容和高效电源管理。

一款采用电荷导向运放的10位800MHz 19mW CMOS ADC，通过非线性校准提升性能。

一款基于130nm CMOS工艺的64x64 SPAD-TDC阵列，实现100 fps荧光寿命成像。

一款针对UHDTV的159 Gpixels/s运动估计处理器，支持211×211搜索范围，显著提升编码效率。

65nm CMOS工艺实现的160GHz脉冲雷达收发器，用于短程雷达应用。

通过CoWoS平台展示1Tbit/s带宽PHY，采用TSMC 40nm CMOS技术，实现低功耗和小面积eDRAM PHY。

介绍了一种28 GHz混合PLL，采用32 nm SOI CMOS工艺，结合模拟比例路径和数字积分路径设计。

一种适用于共存应用的2 dB NF接收器，电池电流仅为10 mA。

28nm FD-SOI工艺下实现3GHz双核ARM Cortex-A9处理器，支持动态电压频率调节和体偏置技术。

一款用于移动医疗的机器学习辅助心脏传感器SoC，具备低功耗和高精度检测能力。

一种用于昆虫无线传感器网络的低功耗、小尺寸无线收发器，集成VCO、PA、LNA、开关和调制器。

提出一种65纳米工艺下的9位112皮秒分辨率流水线时间数字转换器

提出一种数字后台校准技术，用于消除VCO型ADC的非线性失真，显著提升信噪比。

一款基于快速锁定抖动滤波全数字DLL的突发模式内存接口，提升能效30%并实现零空闲功耗。

一款用于体内神经化学模式生成的SoC，集成电刺激与快速扫描循环伏安法传感技术。

提出一种无参考半速率数字时钟数据恢复电路，采用相位旋转锁相环作为相位插值器。

一种自供电CMOS可重构多传感器SoC，用于生物医学应用。

结合CMOS IC与大面积电子技术的自供电大规模应变传感系统

一种可堆叠的6单元锂离子电池管理芯片，适用于电动汽车，支持192单元监控。

32nm SOI工艺中采用深沟槽电容的自适应PLL设计，优化时钟数据补偿效果

提出一种结合电压和时间域信息的基于时间的流水线ADC，提高分辨率和能效。

提出基于逻辑工艺垂直寄生BJT开关的ReRAM宏，实现高密度和快速读取。

无摘要

无摘要提供，无法生成概要

IEEE JSSC期刊专注于固态电路的分析、设计与性能研究，涵盖数字、模拟、微波和光电子电路。

2013年VLSI电路研讨会精选论文介绍，涵盖电路设计与半导体技术的最新进展。

一款采用离散时间射频信号处理的软件定义无线电接收器，具有高谐波抑制和频率选择性。

提出一种基于816×640像素CMOS图像传感器的12皮焦耳每像素模拟信息转换器，实现高效能图像压缩。

一款用于FMCW雷达的多速率全数字分数N锁相环，具有高频宽调制能力

一种采用自适应动态范围的70dB DR 10位0至80MS/s电流积分SAR ADC

一款低功耗事件驱动的OOK接收器，采用同步切换技术，功耗可调，覆盖780-950MHz频段。

一款厘米级分辨率、10米范围的CMOS脉冲雷达，用于人体运动监测。

提出一种采用自适应电流补偿技术的混合SIMO电源转换器，显著提升瞬态响应并减少交叉调节效应。

提出一种基于开关环形振荡器的高分辨率时间数字转换器，无需校准即可实现噪声整形。

提出了一种用于PWM模式降压DC-DC转换器的线性无损电流检测电路，通过测量功率级平均压降实现高精度电流检测。

提出一种能效优化的全帧特征提取加速器，采用移位锁存技术和算法-架构协同优化，显著降低能耗。

54 GHz分布式混合波振荡器阵列的分析与设计

分析流水线ADC中比较器亚稳态引起的误差机制及其预测方法。

提出负导抗技术消除运放虚地非线性失真，提升接收机线性度。

IEEE JSSC期刊专注于固态电路的分析、设计与性能研究，涵盖数字、模拟、微波及光电子集成电路。

介绍2013年IEEE射频集成电路研讨会精选论文，涵盖射频与微波电路技术的多个方面。

IEEE JSSC 2014年5月刊包含多篇关于射频集成电路和无线通信技术的论文。

提出多驱动堆叠FET功率放大器，提升90 GHz下输出功率和效率。

一款全集成无线超宽带免标记免PCR的DNA分析SoC芯片，采用纳米结构CMOS技术实现高灵敏度检测。

一种无电池、多节点的无线体域网系统芯片，通过效率跟踪环和注入锁定频率分频器实现高效能量收集和时钟同步。

一款10位300MS/s电流导向DAC，采用堆叠FET缓冲实现6V输出摆幅。

一种12位200MS/s的基于零交叉技术的流水线ADC，采用背景校准技术消除系统性和随机性偏移。

65nm CMOS工艺下集成了Blixer和基带混合滤波器的24 GHz ZigBee接收器

一种采用8相位被动混频器的4元件LO相位偏移相控阵接收机，用于抑制超过0 dBm的强干扰。

采用0.18µm SOI CMOS工艺实现的高线性度1 GHz低噪声放大器，具有13 dB的噪声系数。

提出一种用于高速CMOS光接收器的低噪声设计技术，通过两阶段前端实现噪声与带宽的优化。

一种高效节能的异步2b步进SAR ADC，采用混合R-2RC DAC设计

提出两种全数字自适应算法，消除ADC输出中的开关噪声影响。

提出一种采用可变巴伦变压器和自适应偏置控制的CMOS Doherty功率放大器，提高了效率和输出功率。

W波段9元素成像阵列接收器设计，采用空间重叠超像素技术提升毫米波成像性能。

该论文探讨了数字对象标识符在IEEE JSSC期刊中的应用。

IEEE JSSC期刊专注于固态电路的分析、设计与性能研究，涵盖数字、模拟、微波及光电子电路，特别关注集成电路与VLSI设计。

IEEE JSSC 2014年6月刊收录了多篇关于高频电路设计和无线通信技术的论文。

专利涉及一种单端输入差分输出放大器的偶数阶失真消除技术

硅光子收发器电路采用微环谐振器偏置波长稳定技术，实现高效光互连。

提出基于混合基数代数的新型分数频率合成器，解决传统方法精度与杂散问题。

提出一种采用自动背景检查方案的低功耗内容可寻址存储器，优化匹配线摆动和感应速度。

提出了一种基于逆变器的低功耗连续时间ΔΣ ADC设计，采用65纳米CMOS工艺实现高性能

本文介绍了一种在40nm CMOS工艺中实现的0.54 THz信号发生器，具有22 GHz调谐范围。

一款45纳米CMOS工艺集成120GHz短距离10Gbps无线发射器

一款45nm SOI CMOS工艺的19 dBm 15 Gbaud 9位功率DAC单元，用于W波段高阶QAM传输。

提出一种新型霍尔传感器纹波消除技术，无需低通滤波即可抑制偏移纹波。

提出一种满足LTE要求的低带外噪声电流模式发射机，采用AB类功率混频器实现高效率与低噪声。

提出一种用于LTE通信的滤波ADC，结合二阶ΔΣ调制器和三阶切比雪夫滤波器，优化噪声抑制性能。

提出一种32纳米工艺下的细粒度自适应电压频率调节架构，优化多处理器系统芯片的全局能效。

一款用于结构健康监测的四通道36V 780kHz压电驱动芯片。

设计了一种超低功耗2.4 GHz发射器，平均功耗78 pW，适用于低数据率传感应用。

一款基于65nm CMOS工艺的宽频带直接射频到数字多模接收器，支持400 MHz至4 GHz频率范围。

提出一种基于同步多电荷提取技术的自主压电能量收集集成电路。

设计并分析了一种高效高压D类功率输出级，采用0.14µm SOI BCD工艺，峰值效率达94%。

提出一种基于开关的快速充电器，采用连续内置电阻检测和自动能量传输控制技术，显著缩短充电时间并提高效率。

IEEE JSSC期刊专注于固态电路的分析、设计与性能，涵盖集成电路与VLSI设计。

IEEE JSSC特刊介绍第39届欧洲固态电路会议的精选论文，涵盖模拟和数字电路领域。

IEEE JSSC期刊特刊介绍及多篇固态电路技术论文摘要。

提出一种可扩展的超宽电压范围SRAM设计方法，采用10晶体管位单元，实现低电压、高良率和硅-CAD相关性。

提出一种基于固定峰值电流和可变关断时间的LED驱动浮动降压转换器控制架构。

IEEE JSSC 2014年8月特刊聚焦2013年集成电路会议，涵盖宽带传感器接口、低功耗温度传感器等创新研究。

一款0.9V供电、28nm CMOS工艺的0.4-6GHz软件定义无线电接收器，支持谐波重组和宽频带操作。

本文介绍了一种12.8 GS/s 32路分层时间交织SAR ADC，采用65 nm CMOS工艺，实现4.6 ENOB和25 GHz有效分辨率带宽。

一款用于毫米波无线多频段点对点回传通信的2148 GHz次谐波注入锁定分数N频率合成器。

一款高效率、高精度的40V 10W可调光LED驱动器，采用自适应时序差补偿技术

40nm CMOS工艺下设计的82mW全集成立体声耳机模块，支持直接电池连接。

提出一种基于时间均衡的电压模式驱动器，实现5 Gb/s高效能传输

一种采用双级流水线ADC设计的1 GHz采样率转换器，在奈奎斯特频率下实现48 dB SNDR和25 fJ/转换步的能效。

提出一种9.2 GHz无峰值抖动传递函数的数字锁相环，采用新型数字环路滤波器实现快速稳定。

提出一种在65nm逻辑工艺中实现的可逐位重写的嵌入式闪存技术，解决未选字线干扰问题。

一款用于微型化介电光谱测量的宽带传感器接口IC

提出一种全集成71nW CMOS温度传感器，适用于低功耗无线传感系统。

本文提出了一种基于数字纹波的自适应关断时间DC-DC转换器，采用数字电感电流传感器获取纹波信号，无需额外ADC或电感DCR知识。

采用四通道时间交织ADC及新型时序失配检测算法，实现44.4 dB SNDR和219 fJ/转换步的能效。

提出一种自适应预失真技术，有效降低数字锁相环中的DTC非线性问题。

提出一种无需外部校准信号的首创盲校准算法，用于抑制ADC中的非线性失真。

提出一种基于梯形滤波器的可编程时延元件，用于超宽带波束成形系统。

该论文未提供摘要，无法进行概要总结。

IEEE JSSC期刊专注于固态电路设计、分析与性能的广泛研究。

2013 IEEE CICC精选论文集，涵盖模拟/混合信号技术、数据转换等领域。

提出两种电路技术突破kT/C热噪声限制，分别通过改变采样带宽与噪声源关系及主动噪声消除实现。

采用0.18µm SiGe-BiCMOS工艺实现的10Gb/s数字控制差分分布式放大器MZM驱动器，输出6Vp-p差分摆幅。

本文介绍了一种基于0.13µm SiGe BiCMOS工艺的220-240 GHz四元件巴特勒矩阵波束切换芯片设计。

提出一种基于动态可重构混合架构的1000 fps视觉芯片，集成高速CMOS图像传感器与多处理器架构。

本文介绍了一种采用0.18µm BiCMOS工艺的12位1.6 GS/s流水线ADC，具有四路时间交织分层结构和主从T&H，以提高动态性能并降低误差率。

一种基于频率折叠ADC的宽带采样接收器，实现高采样率和动态范围。

一种用于软件定义无线电的紧凑型低功耗分数注入锁定正交频率合成器

首款低成本、超低功耗、被动式24 GHz RFID标签，采用标准CMOS工艺单芯片集成。

实现了一种微型自供能能量采集平台，高效采集环境振动能量，无需电池启动，睡眠模式零功耗。

本文提出了一种用于体域网的可扩展、低功耗收发器及无线供电系统，支持1 Mb/s数据传输。

一种可穿戴的8通道无凝胶EEG/电极-组织阻抗采集系统，具有高输入阻抗和低噪声特性。

本文提出了一种采用0.13µm SiGe工艺的X波段雷达收发器，通过带宽降低技术实现高效距离检测。

评论并补充关于消除运放虚拟地缺陷的参考文献。

本文提出了一种8.5 kV ESD保护的SP10T开关设计，适用于多频段智能手机。

提出一种用于硅中介层通道的3Gb/s电流模式收发器，能效达9.5fJ/b/mm

提出新型比较器布局和参考电压阶梯设计，实现无跟踪保持的6位20GS/s SiGe BiCMOS闪存ADC。

该论文探讨了数字对象标识符在IEEE JSSC期刊中的应用。

2013 IEEE Bipolar/BiCMOS会议精选论文，涵盖SiGe BiCMOS技术中的ADC和CDR设计创新。

提出一种新型架构，有效抑制无线发射器中VCO因自身信号或其他振荡器引起的频率牵引效应。

Razor-Lite是一种低开销寄存器，用于错误检测和校正系统，通过电荷共享技术实现低开销。

2014年IEEE JSSC期刊特辑聚焦BiCMOS电路与技术，涵盖高速ADC、雷达收发器等前沿研究。

130nm BiCMOS SiGe工艺下设计的100Gbit/s时钟数据恢复系统，采用注入锁定振荡器。

一款可配置SNR和帧率的电容式触摸屏读IC，具有高抗噪性和触摸灵敏度。

一款用于机器视觉的高灵敏度400帧/秒CMOS图像传感器

提出一种动态和主动像素视觉传感器，同时输出异步DVS事件和同步全局快门帧。

65nm CMOS工艺下25至28 Gb/s高灵敏度光接收器设计

提出一种采用列级背景光抑制方案的CMOS TOF 3D相机，适用于高分辨率户外成像。

提出一种快速启动的发射器架构，实现服务器和移动平台的能效比例通信。

提出一种双时分复用RDAC的TFT LCD列驱动架构，提升线性度和均匀性。

提出一种灵活的无时钟数字滤波器，频率响应独立于输入速率和格式。

提出一种频率敏捷的射频前端架构，支持多频段TDD应用，实现高效集成。

一种全自包含的对数闭环深脑刺激SoC，用于神经疾病治疗。

研究毫米波功率DAC发射机架构的最大波特率及W波段可扩展性。

提出一种高精度阻抗传感接口芯片，用于电化学和生物传感应用。

提出一种无需DCO非线性校准的混合环路两点调制器架构。

提出一种单电感0.35µm CMOS压电能量收集器，通过电池能量注入提升输出功率

90纳米CMOS工艺下实现6ns快速启动的突发模式发射器，能效达2.29mW/Gb/s。

提出一种用于EDGE应用的线性功率放大器，采用0.18µm CMOS工艺，自适应偏置改善AM-AM特性。

通过嵌入式滤波器优化连续时间ΔΣ调制器的动态范围和功耗

IEEE JSSC期刊专注于固态电路的分析、设计与性能研究，涵盖数字、模拟、微波及光电子集成电路。

2013年化合物集成电路研讨会精选论文，展示化合物半导体技术的最新进展。

采用250nm InP DHBT工艺设计的50 GSamples/s跟踪保持和采样保持放大器。

提出一种毫米波功率合成技术，使用短于四分之一波长的巴伦实现晶体管输出串联和电感调谐。

欢迎Ken Suyama博士加入IEEE JSSC期刊，担任副编辑，他在模拟电路和混合信号电路领域具有丰富经验。

该期刊包含多篇关于高频电路设计和功率放大器的研究论文。

无变容二极管可调振荡器电路及数字锁相环电路

提出毫米波SiGe HBT超额定击穿电压Class-E功率放大器设计方法，实现高输出功率与高效率。

提出一种用于地球同步轨道合成孔径成像的低功耗64通道相关器系统，采用两种ASIC实现高速信号处理。

提出一种40nm CMOS工艺的0.6V输入降压转换器，采用CCM/DCM自适应控制提高效率。

提出一种嵌入计算子系统的电压调节架构，显著提升超低功耗平台能效。

提出一种新型无滤波器D类放大器，具有高PSRR和低THD+N，适用于智能手机和SoC集成。

一款集成26400个电极的1024通道CMOS微电极阵列，用于高时空分辨率神经信号记录与刺激

本文介绍了一种嵌入能量监测电路的128 Kbit SRAM，采用65纳米低功耗CMOS工艺，实现了高能效和高性能操作。

提出一种13.56MHz CMOS高效电感链路电源，用于植入式医疗设备，传输效率达76.3%，功率转换效率85%。

一款基于注入锁定的高效能900 MHz QPSK/16-QAM带形变发射器

介绍了一种基于22nm CMOS SOI技术的16Gb/s I/O链路接收器，采用8抽头DFE和波特率CDR实现高速数据传输。

32nm SOI CMOS工艺下32 Gb/s背板收发器，采用AC耦合和低延迟CDR技术

32nm CMOS工艺下全数字锁相低压差稳压器，用于数字IC细粒度电源管理。

一种基于VCO的无参考时钟传感器接口电路，面积仅346µm²，适用于低功耗传感器节点

一款超低功耗多功能心电图处理器，采用近阈值电压设计，功耗仅457nW。

一款6位10GS/s时间交织SAR ADC，集成低开销FFE/DFE均衡，适用于高速有线通信

提出一种采用数字校正技术的全集成SAR ADC，适用于三模收发器。

提出一种拓扑压缩的21晶体管静态触发器，功耗降低75%

提出一种加权电流反馈技术，用于无输出电容LDO稳压器，实现宽负载电容范围驱动和快速瞬态响应。

本文介绍了一种用于多模态颅内神经监测的全集成SoC，集成了压力、氧气和温度传感器及其接口电路。

提出一种采用旋转相位脱落方案的多相降压转换器，以提高轻载效率。

提出一种低能耗单端双二进制收发器，用于DRAM接口，能效达0.56 pJ/bit@7Gb/s。

一种低功耗电压模式发射器，采用模拟阻抗调制技术，支持快速功率状态切换。

提出一种低功耗ECG片上系统，集成无损数据压缩技术，适用于无线/移动ECG传感器。

该论文提出了一种利用并行N路径有源/无源混频器的宽带接收器，实现了低噪声、高线性度和高功率效率。

提出一种基于电荷共享旋转的高阶离散时间无源IIR低通滤波器，支持电压采样和电荷采样模式。

论文更正了SRAM工作电压的错误报告。

设计用于60 GHz基带的混合信号I/Q 32系数接收端前馈均衡器和100系数决策反馈均衡器

提出一种改进型变压器升压转换器，解决高内阻能源启动问题。

设计了一种适用于高温环境的低电压SRAM，采用温度感知的位线感应增强技术。

IEEE JSSC期刊专注于集成电路设计，包括电路建模、技术、系统设计、布局和测试，鼓励实验验证。

集成超低EMI D类音频放大器，具有95%效率和105 dB SNR。

2013年IEEE亚洲固态电路会议精选论文，聚焦移动计算新电路与系统。

本文提出了一种低功耗单比特音频连续时间ΔΣ ADC设计技术，通过FIR反馈DAC实现高性能。

本文介绍了一种高功率0.53 THz可重构光源模块，适用于太赫兹成像应用。

14位1GS/s RF采样流水线ADC，采用背景校准技术提升性能

32nm CMOS SOI工艺下实现的20GS/s 6位时间交织ADC，嵌入时间数字转换器校准时序偏差，功耗69.5mW。

提出一种10/30 MHz宽占空比范围的电压模式降压转换器，采用新型DDA型III补偿器和端点预测方案，实现快速参考跟踪响应。

提出一种LSB优先的逐次逼近算法，实现10位SAR ADC，显著降低低活动信号采样时的能耗。

一种用于下一代无线传感器的11nW能量收集系统，静态功耗仅544pW。

提出一种超低功耗2.4GHz FSK/PSK接收机，采用滑动中频相位数字转换技术。

28nm CMOS工艺下实现1522 Gbps半双工串行链路设计，支持20 dB损耗PCB信道。

本文介绍了一种28nm CMOS工艺下80 MS/s、11位ENOB的低功耗ADC。

一款支持160通道QAM调制的46 Gsps 14位DAC，用于低功耗低成本电缆头端系统。

一款支持802.11ad标准的60GHz射频芯片组，采用16发射16接收波束成形和极化多样性天线阵列，通过单同轴电缆接口实现低成本集成。

一款用于WCDMA和LTE手机的195 GHz全集成EER CMOS功率放大器

一款1 GS/s 10位189 mW时间交错SAR ADC，带背景时序偏差校准功能。

28nm CMOS工艺下实现28 Gb/s多标准SerDes，功耗560 mW/通道。

一款基于非线性DAC的2 GHz直接数字频率合成器，功耗130 mW，采用55 nm CMOS工艺。

22nm CMOS技术下设计的8通道双向链路，支持32Gb/s每通道速率，功耗优化显著。

40纳米CMOS工艺下实现780mW功耗的4通道28Gb/s收发器，支持100GbE/40GbE标准。

28nm CMOS工艺下79GHz相位调制雷达发射器，带宽4GHz，输出功率11dBm。

一款28 nm CMOS工艺的连续时间MASH ADC，实现88 dB动态范围和53 MHz带宽。

提出一种采用子采样锁相环的无分频器低噪声分数N锁相环，实现2.3GHz输出频率下112dBc/Hz的低带内相位噪声。

一种用于千兆以太网的全双工线路驱动器，采用轨到轨Class-AB输出，提高能效。

提出一种低功耗低电压WBAN兼容的PSK接收器，采用数字密集型架构，适用于传感器网络。

提出递归开关电容DC-DC转换器，实现高效率和宽输出范围。

一款基于90nm SiGe BiCMOS工艺的300GHz频率合成器，采用三重推挽VCO和三相位注入分频器，实现宽锁定范围和低相位噪声。

一种采用功能复用和增益提升N路径技术的多ISM频段ZigBee接收器

提出一种基于自振荡开关电容的完全集成能量收集器，在低光条件下实现高效能量转换。

提出一种用于10 Gb/s的功率可扩展连续时间FIR均衡器，适用于多模光纤链路中的色散补偿。

提出一种新型CMOS阻抗分析器，用于纳米样品研究，工作频率高达150 MHz。

利用米勒带通滤波器实现射频接收器的信道选择，显著降低线性要求，实现低功耗紧凑设计。

无摘要提供，无法生成概要。

IEEE JSSC期刊专注于集成电路与VLSI设计，鼓励实验验证，强调原创性和未发表性。

2014年IEEE国际固态电路会议精选论文特刊，涵盖模拟、数据转换器、RF、无线和有线通信等领域的最新创新。

提出一种宽带接收机中主动消除发射机泄漏和噪声的技术，显著提升接收机性能。

提出一种天线负载阻抗检测与自动调谐技术，提升3G/4G效率。

提出新型开关模式运算放大器(SMOA)，在65nm CMOS中实现高效低电压连续时间滤波器