JSSC 2014第2期Clocking & PLLs65nmClock Generation

FEBRUARY 2014 VOLUME 49 NUMBER 2 IJSCBC ISSN 0018-9200 REGULAR PAPERS A 90 - n m

该期刊包含多篇关于高频合成器、低相位噪声振荡器和ΔΣ调制器的论文。

90-nm CMOS, 24.6 mW, 58 dB SNDR, 24 MHz带宽

频率合成器相位噪声振荡器ΔΣ调制器CMOS

▸创新点1：57.9-to-68.3 GHz频率合成器采用65 nm CMOS工艺实现，通过In-Phase Injection-Coupled QVCO技术显著提升相位噪声性能，在24.6 mW功耗下覆盖毫米波频段，属于高频电路设计领域的突破性进展。

▸创新点2：互拉振荡器技术（Mutual Pulling Between Two Oscillators）提出了一种新型振荡器耦合方法，通过分析两个振荡器之间的相互牵引效应，优化了频率稳定性和相位噪声，适用于多频段通信系统。

▸创新点3：低相位噪声振荡器原理基于变压器耦合硬限幅（Transformer-Coupled Hard Limiting）结构，实现了超低相位噪声性能，为高频时钟生成提供了新架构，属于振荡器设计的方法创新。

▸创新点4：延迟线相位噪声与环形振荡器相位噪声关系研究首次建立了二者之间的定量模型，为相位噪声优化提供了理论依据，属于基础理论研究创新。

▸创新点5：CT ΔΣ调制器采用数字化估计和辅助DAC线性化技术，在72 dB动态范围和88 fJ/conv-step能效指标下实现高性能数据转换，属于混合信号电路设计的系统级创新。

Abstract

r k N od e s ..................... .................................................................. G . P ap o tt o , F . C a r r a r a , A . Fi n oc c h i ar o, a nd G . Pal m is an o 335 A 57.9-to-68.3 GHz 24.6 mW Frequency Synthesizer Wi th In-Phase Injection-Coupled QVCO in 65 nm CMOS T e c hn o lo g y ............................... ............................... X . Y i, C . C. Bo o n, H . L iu , J . F . L in , an d W . M. Li m 347 Mu t ua l P ul l in g B e t we e n T w o Os c i l la t