JSSC 2014第1期Other28nm

Hi g hl i gh t s o f th e I SSC C 2 0 13 P r o c e s s o r s a n d Hi g h Pe r f

2013年ISSCC会议处理器与高性能数字电路专题亮点

3.6 GHz 16核SPARC处理器

处理器高性能数字电路SPARC多核

▸创新点1：多核处理器设计（系统创新） - 论文中展示了16核SPARC SoC处理器在28nm工艺下的实现，通过优化的核间通信架构和共享缓存设计，显著提升了多线程处理能力，支持高达3.6GHz的主频。

▸创新点2：高性能数字电路优化（电路创新） - 采用创新的时钟树综合和电源门控技术，降低了动态功耗的同时保持了高性能，具体实现了在32/28nm CMOS工艺下8核MIPS兼容处理器的低功耗运行。

▸创新点3：多芯片模块集成（方法创新） - 通过先进的封装技术将多个处理器芯片集成在一个模块中，提升了整体系统的性能和能效，特别是在Enterprise™ EC12微处理器中实现了高带宽的芯片间互连。

▸创新点4：低抖动双环注入锁定PLL（电路创新） - 设计了一种紧凑且低功耗的双环PLL结构，通过注入锁定技术显著降低了时钟抖动，适用于高性能处理器的时钟生成需求。

Abstract

n n 3 SPECIAL ISSUE ON THE 2013 IEEE INTERNATIONAL SOLID-STATE CIRCUITS CONFERENCE (ISSCC) Hi g hl i gh t s o f th e I SSC C 2 0 13 P r o c e s s o r s a n d Hi g h Pe r f o r ma n c e D i gi t a l Se s s i o ns ........................................... ............................................................... T . Fi s c he r , B. N a m , L . C h an g, T. Kuroda, and M. A. P . Pertijs 4 Ci r c ui t a n d Ph ys i c a l D e s i gn o f th e z E nt e r p r is e ™ E C1 2 Mi c r o pr o c e s