← 返回 JSSC 论文列表JSSC 2014第11期RF & Wireless65nmEqualizer
Design Techniques for a Mixed-Signal I/Q 32-Coefficient Rx-Feedforward Equalizer, 100-Coefficient Decision Feedback Equalizer in an 8 Gb/s 60 GHz 65 nm LP CMOS Receiver
设计用于60 GHz基带的混合信号I/Q 32系数接收端前馈均衡器和100系数决策反馈均衡器
65 nm LP CMOS, 1.2V, 8Gb/s, 66mW
60 GHz混合信号前馈均衡器决策反馈均衡器WiGig
▸创新点1：混合信号I/Q 32系数接收端前馈均衡器（系统创新） - 该设计通过混合信号技术实现了32系数的I/Q通道前馈均衡，显著提升了60 GHz WiGig非视距（NLOS）信道下的信号完整性，支持超过12 ns的延迟扩展。
▸创新点2：100系数决策反馈均衡器（电路创新） - 采用高系数DFE设计，通过级联电流积分技术实现多系数FFE-DFE求和，有效降低了码间干扰（ISI），在8 Gb/s速率下功耗仅为66 mW。
▸创新点3：提出的开关矩阵架构（方法创新） - 通过创新的开关矩阵架构优化了信号路径切换效率，显著提升了能量效率，同时支持复杂的多系数均衡操作。
▸创新点4：级联电流积分技术（电路创新） - 在FFE-DFE求和电路中采用级联电流积分技术，实现了高精度信号处理，同时降低了功耗和噪声影响。
Abstract
This paper describes a mixed-signal I/Q 32-coefficient receive-side feedforward equalizer (RX-FFE) and 100-coef ficient decision feedback equalizer (DFE) for a 60 GHz baseband. Inte- grated in 65 nm LP CMOS with variable gain ampli fiers (VGA), analog phase rotator (PR), and clock gen eration and phase ad- justment circuits, the I/Q equalizer supports 60 GHz WiGig non- line-of-sight (NLOS) channels with > 12 ns of delay spread while c o n s u m i n g6 6m Wf r o ma1 . 2Vs u p p l ya t8Gb/s. Energy-ef fi- cient equalization is achieve db yt h eR X - F F Eu s i n gap r o p o s e d switching matrix architecture, an d by implementing the multi-co- efficient FFE-DFE summing with casc oded current integration.