← 返回 JSSC 论文列表JSSC 2014第4期Data Converters65nm
A 10-Bit 800-MHz 19-mW CMOS ADC
一款采用电荷导向运放的10位800MHz 19mW CMOS ADC，通过非线性校准提升性能。
10-bit, 800MHz, 19mW, Nyquist SNDR 52.2dB
CMOS ADC电荷导向运放非线性校准背景校准高速低功耗
▸创新点1：电荷导向运放设计（电路创新）：采用电荷导向运放技术，显著提升了运放的速度和噪声性能，在相同功耗和增益下实现速度提升4倍、噪声降低2倍。
▸创新点2：全速率非线性和增益误差校准（系统创新）：通过全速率非线性校准和增益误差校准技术，有效提升了ADC的线性度和精度，实现了52.2 dB的奈奎斯特SNDR。
▸创新点3：基于直方图的背景校准技术（方法创新）：提出了一种新型的基于直方图的背景校准技术，能够在ADC工作过程中实时校准，提高了系统的稳定性和精度。
▸创新点4：低功耗高性能设计（系统创新）：在65-nm CMOS工艺下实现800 MHz采样率，功耗仅为19 mW，显著优化了速度、噪声和功耗之间的权衡关系。
Abstract
Ap i p e l i n e dA D Ce m p l o y sc harge-steering op amps to relax the trade-offs among speed , noise, and power consumption. Such op amps afford a fourfold increase in speed and a twofold re- duction in noise for a given power consumption and voltage gain. Applying full-rate nonlinearity and gain error calibration, a proto- type realized in 65-nm CMOS technology exhibits a Nyquist SNDR of 52.2 dB and draws 19 mW at 800 MHz. The ADC also demon- strates a new histogram-based background calibration tech nique.