2015

一种基于AlN MEMS换能器的3D超声波测距芯片，能在1米范围内精确定位目标。

介绍了一种用于微软Kinect的512×424 TOF深度图像传感器，采用130nm CMOS工艺，支持高调制频率和灵活操作。

28nm工艺高通Hexagon DSP，采用LDO供电，能效比提升2-3倍。

一款用于早期乳腺癌检测的移动电阻抗断层成像IC，灵敏度达4.9mΩ。

提出一种高效无线开关电容刺激系统，用于电/光深脑刺激，提升刺激效率与效果。

一款用于增强现实头戴显示系统的低功耗高性能多核处理器

12V 8Gb 8通道128GB/s高带宽HBM堆叠DRAM，采用TSV阵列和微凸点接口技术。

提出一种并行驱动的互电容触摸传感模拟前端IC，支持224个传感器通道，实现高信噪比和大尺寸触摸屏。

14纳米FinFET技术下的128Mb SRAM芯片，采用负位线方案和降噪技术提升性能与能效。

16纳米FinFET技术中实现128Mb SRAM，采用两种写入辅助技术降低最小供电电压。

22纳米三栅CMOS技术中实现的1Gb 2GHz嵌入式DRAM，具有128GB/s带宽

013微米CMOS工艺下实现的1 TOPS/W能效模拟深度学习引擎，支持在线无监督学习与非易失性存储。

22纳米工艺15核企业级Xeon处理器，采用模块化设计和多时钟电压域以降低功耗。

28nm工艺高性能异构多核移动应用处理器，采用2GHz高性能核心与1GHz高效核心组合。

一款1.0V 8Gbit LPDDR4 SDRAM，支持3.2Gbps/pin速度并集成ECC引擎，适用于亚1V DRAM核心。

22纳米三栅CMOS工艺下的16×16网状网络芯片，实现高吞吐量和能效优化的片上互连。

一款低功耗多传感器生物医学SoC，集成高性能模拟前端和数字信号处理器，支持生物阻抗和心电图信号处理。

首款32kHz低功耗MEMS振荡器，用于替代晶体振荡器，适用于空间受限移动设备。

28nm FDSOI技术下32位DSP实现宽电压范围高效能运行

一款基于WFST模型的低功耗实时语音识别芯片，支持5000词库。

一种全植入式人工耳蜗SoC，集成压电中耳传感器和可重构数字声音处理器。

提出一种基于注入锁定的全数字PLL，采用插值相位耦合振荡器，实现最小面积和低抖动。

一种由28nm FPGA和65nm混合信号芯片组成的可重构异构3D-IC，实现高性能数据转换。

一种低侵入性64通道无线μECoG植入系统，用于高分辨率慢性皮层信号记录与传输。

提出一种多粒度FPGA，结合细粒度逻辑块、中粒度DSP和粗粒度内核，优化移动计算的能效与灵活性。

一种可注射式64nW ECG混合信号SoC，用于心律失常监测。

无摘要提供，无法生成概要。

介绍第四代Intel Core处理器家族Haswell，采用22nm技术，支持多种设备形态，提升性能和能效。

IEEE JSSC期刊专注于集成电路设计，包括电路建模、技术、系统设计、布局和测试，鼓励实验验证。

集成扫描线驱动器采用数字脉宽调制技术驱动柔性AMOLED显示，实现高占空比和低功耗。

IEEE ISSCC 2014亮点论文，涵盖处理器、数字技术、存储器及生物医学等多个领域。

IEEE JSSC期刊欢迎新副编辑Ali M Niknejad和Vivek De，介绍其专业背景和贡献。

介绍AMD Steamroller模块及自适应时钟系统在28nm CMOS工艺中的物理设计实现。

IBM 12核POWER8处理器采用22nm SOI工艺，集成电压调节器，提供7.6Tb/s I/O带宽和90.5%能效。

首次实现128Gb 3D垂直NAND闪存，采用环绕栅极结构和屏障工程材料，优化编程分布与功耗。

本文介绍了一种用于100 GbE系统的4×25 Gb/s全集成收发器芯片组，采用65 nm CMOS工艺。

提出一种0.13微米工艺的低压能量收集电荷泵，采用自适应死区时间和动态体偏置技术提升效率。

40nm CMOS工艺下实现低功耗100Gb以太网收发器IC，功耗仅0.87W。

一种采用磁耦合技术的25 GHz快速锁定数字LC PLL，适用于低功耗有线应用。

一款采用45nm工艺的低功耗25Gbps CMOS均衡器设计

本文提出了一种用于8.5-11.5 Gb/s多标准应用的功耗和面积高效的双路径接收器模拟前端设计。

设计了一种6 Gb/s收发器，采用非线性电子色散补偿器，用于直接调制分布式反馈激光器。

提出一种采用级联米勒补偿和局部阻抗衰减块的三级放大器，优化了复杂极点的频率与Q因子平衡。

本文提出了一种紧凑型四元素相控阵接收器，采用基带移相技术，实现55 GHz频段的38%带宽。

45nm CMOS工艺下7位1GS/s非二进制2b/周期SAR ADC，具有容错能力。

65nm CMOS工艺下实现的全并行非二进制LDPC解码器，支持动态时钟门控，吞吐量达1.22Gb/s。

本文介绍了一种适用于毫米波和太赫兹频率的高功率辐射的二维相控阵架构。

首款基于二阶频率数字转换器(FDC)的全集成数字分数PLL，替代传统TDC方案

提出一种基于单元级联的dB线性可变增益放大器设计方法，实现高精度、低功耗和宽带宽。

该论文是对先前发表论文的更正和补充说明，主要涉及参考文献的遗漏问题。

IEEE JSSC 2015年2月刊收录了多篇关于低功耗电路设计、能量收集、高速串行链路接收器、多级放大器优化、数字锁相环和非二进制LDPC解码器的论文。

介绍了一种具有干扰反射环路的可编程低噪声放大器，可动态调整增益、噪声、线性度和功耗。

提出混合温度传感器网络，高效获取芯片热分布图。

采用基于周期的电源门控技术的非易失性内存逻辑LSI，用于高效运动矢量预测。

提出一种频谱高效跳频技术，提升IR-UWB收发机链路裕量，实现500Mb/s传输速率

65nm CMOS工艺下采用多相位序列化技术的3.248Gbs高效能发射器

40nm CMOS工艺下实现的高带宽、高能效两步VCO型Delta-Sigma ADC

一款基于65nm CMOS技术的94GHz 3D成像雷达引擎，采用4TX4RX波束成形扫描技术和精确测距技术。

一种具有可编程输入抖动滤波功能的突发模式数字接收器，实现快速开关操作和能量比例链路。

设计了一种用于5 GHz WLAN的低功耗CMOS接收器，功耗仅11.6 mW。

40纳米CMOS工艺下0.7-2.7 GHz宽带直接ΔΣ接收器设计

一种可重构双输出开关电容DC-DC调节器，采用子谐波自适应导通时间控制，提高效率和减少纹波。

提出一种高效能多Gbits网络芯片收发器架构，适用于MPSoC中的长距离互连。

提出一种采用两路交织架构的9位11GS/s DAC，实现全奈奎斯特带宽内SFDR超过50dB。

提出一种新型F2类振荡器，通过增强二次谐波降低相位噪声，实现191 dBcHz FoM。

论文更正了低噪声放大器结构的相关参考文献。

首款14nm三栅极工艺的紧凑型BJT热传感器，具有高速度和优异性能指标。

提出一种紧凑可级联的gm-C全通真延时单元，适用于1-2.5 GHz频段，具有低延迟变化和高线性度。

提出一种无线集成传感器，通过全电学方法监测脉搏波速度和呼吸。

2015年3月IEEE JSSC期刊收录了多篇低功耗、高性能的集成电路设计论文。

选择性变化驱动视觉传感器通过高速胜者全取电路实现高效运动检测。

一款22纳米三栅极CMOS工艺的纳米AES硬件加速器，具有低功耗和高能效特性。

一款集成64个采集通道的神经调控SoC，面积和功耗均为同类最低。

IEEE JSSC 2015年4月特刊聚焦VLSI电路研讨会，涵盖高速串行链路、芯片间光学连接、时钟抖动测量及GHz级PLL设计等前沿技术。

一款12位160MS/s的两步SAR ADC，采用背景位权校准技术，实现高转换效率和低功耗。

提出一种12位1GS/s双速率混合DAC，采用8GS/s展开流水线Delta-Sigma架构，实现高动态范围。

提出一种13.56MHz无线能量传输系统，采用可重构谐振调节技术，适用于生物医学植入设备。

一款功耗优化的连续时间ΔΣ调制器，适用于超过50MHz的输入带宽。

提出一种28nm CMOS分数-N LC-PLL，采用多层金属技术实现面积缩减，频率范围2.7-7 GHz，功耗14 mW。

一款用于工业应用的37M像素、1300fps、50G像素高速读出CMOS图像传感器

一种采用高分辨率TDC和真分数分频器的低噪声宽带数字分数N锁相环。

本文介绍了一种40 Gb/s的串行链路收发器，采用28 nm CMOS工艺，优化了芯片间通信并补偿20 dB信道损耗。

提出混合相位/电流模式相位插值器(HPC-PI)以提升基于环形振荡器的分数N锁相环相位噪声性能。

在0.18µm体CMOS工艺中实现单片集成硅光互连芯片，支持5Gb/s数据传输。

一款65nm CMOS工艺的无焊盘毫米波无线供电单芯片收音机，适用于物联网和无线标签应用。

本文介绍了一种用于图像和视频特征提取的ASIC芯片，具备片上学习功能。

提出基于电容耦合和同步读出的CMOS与薄膜MEMS谐振器接口方案，提升高频谐振峰检测能力。

提出一种基于词汇森林的高效对象匹配处理器，通过集成片上数据库消除外部内存访问，显著提升处理速度和能效。

提出了一种结合阻抗光谱和多波长近红外光谱的IC，用于高精度无创血糖估计。

一种用于带内载波聚合的高效射频接收器架构，采用单接收路径和单合成器。

无摘要

提出动态架构与频率缩放技术，实现高速ADC的超线性功耗缩放。

采用时间控制技术设计高频降压转换器，实现小面积低功耗。

2014年VLSI电路研讨会精选论文介绍，涵盖集成电路设计和技术开发的前沿成果。

通过片上测量技术实现亚皮秒级时钟和数据抖动的精确测量。

提出一种四阶ΔΣ时间数字转换器，实现高分辨率和宽信号带宽。

提出一种低成本可重构RGB LED驱动芯片，支持自动检测和快速电压跳变。

一款高性能宽带接收器，采用双路径设计和新型滤波技术，显著提升线性度和噪声性能。

本文提出了一种采用交叉桥接合器的25 dBm D类异相功率放大器，显著提高了回退效率。

本文介绍了一种52 GHz频率合成器，采用二次谐波提取技术，实现了46.4–58.1 GHz的频率范围。

28nm CMOS工艺下实现的高性能分数分频子采样锁相环，具有低相位噪声和宽调谐范围。

本文提出了一种在40纳米CMOS工艺中实现的高分数带宽毫米波带通分布式放大器设计。

本文介绍了一种全集成功率检测器，用于监测5 GHz RF PA的输出功率，具有高精度和宽动态范围。

一款全集成宽带FM收发器，适用于低数据速率自主无线传感系统。

一种采用噪声消除技术的无电感频率选择性输入匹配无线接收器前端，工作频率0.7至3.8 GHz。

本文提出了一种基于PWM的全数字发射机，采用45nm CMOS工艺，实现高效能和高线性度。

一款宽带高集成度可调谐收发器，支持同频全双工操作。

本文介绍了一种符合IEEE 802.15.6标准的多频带WBAN发射器，采用注入锁定技术实现低功耗π/4 DQPSK调制。

提出一种用于FDD无线电的集成无源自干扰抑制技术，通过四端口消除器实现发射泄漏抑制。

本文提出了一种用于Origami植入物的电容式邻近互连方案，通过分布式对齐感应实现芯片间通信。

提出一种高密度1TNR RRAM阵列架构，解决互连线压降问题并验证可行性。

本文设计了一种基于变压器的可重构数字极坐标Doherty功率放大器，采用65nm CMOS工艺，实现了高输出功率和效率。

无摘要提供，无法生成概要

提出一种基于漏电流的数字控制振荡器和快速重锁MDLL，用于超低功耗传感器平台。

实现首个集成动态极化控制的105.5 GHz CMOS SOI相控阵辐射器。

针对64 Mb和128 Mb链式FeRAM的高可靠性参考位线偏置设计，通过改进带隙基准电路和电梯电路，显著提升信号窗口。

IEEE JSSC期刊论文投稿指南，涵盖集成电路设计与验证要求。

2014年IEEE射频集成电路研讨会精选论文，涵盖无线收发器、射频前端、毫米波设计等。

IEEE JSSC 2015年第五期特刊聚焦射频集成电路（RFIC）创新设计

提出一种动态管理能量与质量权衡的电压可调SRAM，适用于容错应用，实现35%的节能。

IEEE JSSC期刊的出版信息及编委会成员介绍

采用65nm CMOS工艺的85至127 GHz信号生成器，通过无源耦合和四次谐波倍频实现宽带信号生成。

一款用于无线体域网的超低功耗FSK唤醒接收器，采用0.18μm CMOS工艺，功耗仅45μW。

本文提出了一种28nm CMOS工艺下的10位240MS/s SAR ADC，采用数字误差校正和DAC切换技术提升性能。

本文提出了一种低功耗、高分辨率的SAR ADC，采用多种技术提升SNR和SFDR。

提出恒定斜率充电法实现高线性度数字时间转换器（DTC）。

设计了一种高效率高压D类功放，通过自适应调节开关频率优化全功率范围效率。

提出一种增强型噪声消除接收器架构，提升对谐波干扰的抵抗能力。

提出一种用于物联网节点的86%效率、12µW自持光伏能量收集系统

一种能量光照自适应的CMOS图像传感器，具有可重构操作模式，适用于无线传感器节点。

本文介绍了一种0.55V、7位、160MS/s的流水线ADC，采用动态放大器和插值架构提升性能。

设计高效高速电平转换的片上栅极驱动器，用于高压开关电源转换器。

IEEE JSSC 2015年6月刊收录了多篇关于高性能接收器、ADC和信号生成的论文。

该论文提出了三种电路级技术来解决3D垂直栅极NAND闪存的跨层工艺变异问题。

提出一种超低电压微处理器设计，通过低开销EDAC技术提升电压可扩展性和容错能力。

提出一种混合IIR和离散时间DFE的10Gb/s低功耗接收器设计。

一种采用分离ADC校准技术的12位195MS/s流水线ADC，实现82dB SFDR和53mW功耗。

28nm FDSOI工艺的可重构开关电容升压DC-DC转换器，峰值效率88%

一款用于通信/雷达相控阵系统的30/35 GHz双频段发射机，具有高相位和幅度分辨率。

本文提出了一种基于超级源极跟随器拓扑的4阶低通模拟滤波器，采用0.18 µm CMOS工艺实现，具有33 MHz截止频率和70 dB SNR。

提出一种针对毫米波宽带功率放大器的设计方法，实现高效率和宽带宽。

本文提出一种低功耗CP-PLL，采用双路径环路滤波器减少电阻噪声，集成抖动530 ps。

一种用于植入式压力传感的双斜率电容-数字转换器，具有高能效和紧凑设计。

提出一种毫米波频率29倍频器，用于生成IEEE 802.15.3c标准的60 GHz频段信号。

基于多晶硅热敏电阻的温度传感器设计，用于实时时钟频率补偿

本文提出了一种集成低噪声ADPLL和宽带PMAM调制器的WCDMA/WLAN数字极化发射机。

40纳米CMOS工艺下实现毫米级精度的60GHz室内定位发射机

支持接收分集的GSM/EDGE基带ASIC，满足3GPP最严苛的下行链路性能要求。

一款32nm CMOS工艺的全数字电源噪声分析器，具有20 GHz采样带宽和1 mV分辨率。

提出一种互补p-n类B振荡器，通过磁耦合二次谐波尾谐振器优化相位噪声，实现195.6 dBc/Hz的峰值FoM。

提出三种全集成自举电路方案，通过高压电荷存储减少面积并提升性能。

本文介绍了一种用于3 GHz 64位ARMv8 8核SoC的时钟分布与同步网络设计。

该论文对先前发表的论文进行了作者名单的更正。

提出改进型Dickson转换器实现宽输入范围电容式DC-DC转换，采用折叠结构降低动态损耗。

IEEE JSSC特刊介绍第40届欧洲固态电路会议精选论文，涵盖模拟电路、数据转换器、RF和毫米波构建模块等领域。

本文介绍了第40届欧洲固态电路会议的特刊及相关论文。

提出一种优先级调度程序的单电感四输出开关转换器，优化能量分配并提升性能。

提出了一种在65nm CMOS工艺下实现的新型低电压增强摆幅Class-D VCO，工作频率5GHz，最低供电电压300mV。

IEEE JSSC 2015年8月特刊聚焦低功耗无线应用、医疗设备及高性能音频放大器等前沿技术。

20nm CMOS FPGA中嵌入的0.5-16.3 Gb/s全自适应无线收发器

130nm CMOS工艺的10mV输入升压转换器，用于热电能量收集。

本文提出了一种LPDDR4设计，通过多通道架构和低摆幅接口等技术，实现了39%的能效提升和4.3 Gbps的数据速率。

一款功率可扩展的14 pJbit 1612 Gbs源同步IO，采用DFE接收器，32nm SOI CMOS工艺。

40纳米CMOS工艺下实现的可编程带宽带通滤波器，采用新型零电容扩展技术

本文提出了一种基于LC梯型滤波器的4抽头FFE结构，用于50-64 Gb/s串行化发射机。

提出一种超低功耗振荡器，用于紧凑型无线传感器的唤醒定时器。

一种基于VCO的高度数字化ADC架构，用于电流传感应用，实现二阶噪声整形。

提出一种低功耗两步增量式模数转换器，实现高能效高分辨率数据转换。

提出多相次谐波注入锁定技术，扩展振荡器锁定范围并实现太赫兹信号生成

毫米级植入式医疗设备，采用超声波能量传输和混合双向数据通信链路。

提出一种低功耗一阶频率合成器架构，适用于高速片上时钟生成，工作频率8-9.5 GHz。

一款集成能量收集功能的60 GHz CMOS收发器，支持OOK调制和可编程数据速率。

22纳米三栅CMOS中采用开关电导调制技术的多比率开关电容电压调节器，实现宽电压电流范围内效率最大化及纹波抑制。

一种支持双载波聚合的可重构接收器，采用开关电容技术实现前端射频信号调理。

该论文提出了一种采用55纳米CMOS工艺的第四阶PWM闭环D类音频放大器，通过数字域反馈环路设计实现了高信噪比和低失真。

IEEE JSSC特刊收录2014年CICC会议的17篇论文，涵盖混合信号技术、数据转换器、电源管理等前沿领域。

一种基于65nm CMOS工艺的超紧凑开关电容低通滤波器，具有0.5至10 MHz带宽可调性。

提出一种基于比较器噪声的随机残差估计SAR ADC，实现60.9 dB SNDR和12 µW/MHz动态功耗。

一款130.3毫瓦的16核移动GPU，采用三种像素近似技术和基于瓦片的渲染架构，实现功耗与视觉质量的权衡。

一种用于便携式设备的多参数生物电位信号采集的15通道数字有源电极系统。

提出一种高效快速稳定的可调光LED驱动器，采用双nMOS传感技术，峰值效率达97%。

一款低功耗视觉传感器，通过局部二值模式（LBP）实现图像局部结构描述，适用于纹理和物体识别。

一款支持不连续频率调制的33 GHz扩频时钟发生器，用于降低电磁干扰。

40纳米CMOS工艺下实现42mW功耗、200fs抖动的60GHz亚采样PLL

本文提出了一种用于高Q值微机械电容式加速度计的闭环接口电路，采用0.5微米CMOS工艺，实现了高分辨率和低噪声。

90nm SiGe-BiCMOS工艺下实现DC-100 GHz宽带有源倍频器，采用非对称偏置核心结构

提出一种具有1%时间对比敏感度和像素内异步调制的动态视觉传感器。

提出一种双频单电感多输出降压转换器拓扑，实现高效低功耗电源管理

提出一种无参考单环路半速率二进制CDR，工作范围8.5-12.1 Gb/s，捕获范围提升36%。

提出一种超低噪声MEMS振荡加速度计，采用新型TIA前端电路和位移控制策略，实现0.6 µg偏置不稳定性和2 µg/√Hz噪声基底。

提出一种无需参考时钟的全速率线性CDR，通过非对称相位检测器提升捕获范围，实现稳健的频率和相位获取。

提出一种基于不对称电压偏置的电流模式传感方案，用于快速读取嵌入式闪存。

65nm CMOS嵌入式远程温度传感器，采用数字β补偿技术，适应多种BJT。

本文为IEEE JSSC期刊论文的勘误，修正了排版过程中的错误。

设计用于PAM4和NRZ数据的56 Gbps SerDes收发器，验证了下一代400 GbE的设计可行性。

40nm CMOS工艺的双模Doherty LTE功率放大器，采用对称混合变压器实现高效率与低功耗。

通过滤波抖动技术实现50MHz带宽10位ENOB的VCO基ADC线性化

基于结晶氧化物半导体的多上下文FPGA实现常关计算，提升能效。

本文介绍了多种CMOS技术下的高性能电路设计，包括功率放大器、滤波器、ADC和PLL等。

本文介绍了一种基于0.13μm SiGe BiCMOS工艺的170 GHz宽带行波放大器，实现了10 dB增益和170 GHz带宽。

提出一种0.4V低电压Δ-Σ调制器，采用混合开关积分器，无需时钟提升或自举开关。

提出一种采用65nm CMOS工艺的7位2GS/s闪存ADC，通过级联锁存插值技术实现高效转换。

提出自偏置环形放大器方案，实现高效能比较器流水线ADC。

提出一种用于多层相变存储器的15微米间距读出电路，采用两步5位对数ADC架构，实现高速高精度读取。

介绍了一种采用130nm 3D IC CMOS技术制造的1×400背面照射SPAD传感器，具有497 ps分辨率和30 pJ/采样的TDC。

65nm CMOS工艺下实现的240 GHz宽带QPSK接收器，支持16 Gbps数据传输

65纳米CMOS工艺下实现的240 GHz宽带QPSK发射机，支持16 Gbps数据传输

提出一种基于VPD PbSe光电导体的单片非制冷高速成像器，具有10位动态范围校准和FPN补偿功能。

基于宽带源跟随器的50450 MHz可调RF双二阶滤波器设计

一款完全集成、符合802.11ad/WiGig标准的60 GHz收发器，采用130 nm SiGe BiCMOS技术，覆盖57至66 GHz频段。

一款适用于物联网无线传感器节点的超低功耗65纳米CMOS图像传感器

提出一种基于2T增益单元的无刷新eDRAM设计，用于IEEE 802.11n WLAN的Viterbi解码器。

本文提出了一种用于60 GHz无线电基带的11 GS/s 1.1 GHz带宽交织ΔΣ DAC，采用65 nm CMOS工艺实现。

对论文中图9和公式(4)的印刷错误进行更正。

该论文对第四阶SC LPF的传输函数进行了修正，并探讨了其带宽可扩展性。

无摘要信息，无法提供概要。

2014年IEEE JSSC特刊介绍化合物半导体集成电路的最新进展。

提出一种用于移动AMOLED显示的反向升降压DC-DC转换器，实现91%的最高能效。

提出一种低功耗高效内存扩展的三态内容寻址存储器（TCAM），通过数据重定位方案优化IPv6地址存储。

提出一种低闪烁噪声和失配上变频的有源混频器，采用奇级联开关对降低开关频率需求。

采用嵌套电流镜技术的单级放大器，实现高增益、带宽和压摆率，适用于显示驱动。

IEEE JSSC 2015年10月刊聚焦高频集成电路设计，涵盖SiGe BiCMOS和CMOS技术的放大器、收发器及混频器。

提出一种自供电压电能量收集系统，采用单周期最大功率点感应技术。

本文提出了一种新型时钟分配技术，使用时钟倍增器实现140 Gb/s的串行器。

一款无电池、无晶振、多节点同步的无线体感传感器SoC，用于实时肌电信号遥测

28nm CMOS工艺下，紧凑型混合连续时间ΔΣ调制器，数字ELD补偿，音频应用。

采用六级信号电流增强器提升OTA性能，实现高增益带宽和低功耗。

一款用于便携式实时肺部通气监测的104 mW电阻抗断层成像SoC。

一款用于IEEE 802.11ac应用的低成本SAR ADC，采用20 nm CMOS工艺，具有高能效和小面积。

一款16通道非侵入式闭环癫痫发作起止检测SoC，集成双通道电荷回收模拟前端和双检测器架构分类处理器。

提出一种65nm CMOS工艺的16.8 Gbps单端收发器，用于SiP基DRAM接口。

首款基于乘法延迟锁定环的分数-N频率合成器，实现低相位噪声和抖动。

提出一种集成混合6级电压倍增器，无需高压器件，实现高效小面积电荷泵。

开发了一种1毫米间距、80×80通道、322Hz帧率的多点触控分布传感器，采用两步双模电容扫描方案提高扫描速率。

本文介绍了一种22至26.5 Gb/s的全数字时钟数据恢复光学接收器，采用65nm CMOS工艺，具有低功耗和高性能。

提出一种27mW可重构无标记对数相机姿态估计引擎，用于移动增强现实应用。

一款19-27 Gbps接收器，采用连续时间线性均衡器和2抽头判决反馈均衡器嵌入时钟数据恢复电路，实现高效能和小尺寸。

一款400nW单电感双输入三输出BuckBoost转换器，用于室内远程传感器系统的能量管理。

40纳米CMOS工艺下实现紧凑对称布局的E波段发射器设计

一款低功耗IEEE 802.15.6人体通信兼容收发器，采用130nm CMOS工艺，功耗仅52mW。

提出一种嵌入热敏电阻的连续时间ΔΣ温度传感器，实现高效温度采集。

本文介绍了一种高分辨率直接采样脉冲雷达，用于精确测量飞行时间（TOF）。

一款全集成可重构双频段收发器，适用于短距离无线通信，具有高性能和高效能。

采用InP-on-CMOS工艺实现的高速、高线性度30 GS/s跟踪保持放大器与时序交错采样保持电路。

提出一种用于便携设备的单片电容电流控制迟滞降压转换器，优化瞬态响应。

一款采用65nm CMOS技术的宽范围低功耗全数字延迟锁定环，具有循环半延迟线架构。

提出了一种紧凑且电压可调的温度传感器电路，用于高性能微处理器和SoC的动态热管理。

提出一种低摆幅采样耦合感应放大器和自增强写入终止方案，以提高ReRAM的读取性能和能效。

IEEE JSSC期刊论文合集，涵盖固态电路、温度传感器、阻抗成像等多个领域的最新研究。

提出一种基于电阻退化的鲁棒线性化技术，改善CMOS逆变器的线性度，提高IIP3性能。

提出一种全数字片上电路，用于独立监测nMOSFET和pMOSFET的漏电流变化，适用于工艺和温度变化的跟踪。

一款采用经典双频VCO架构、55nm CMOS工艺的低功耗蓝牙收发器，功耗低于同类产品。

提出虚拟地参考缓冲技术提升12位250MS/s流水线ADC性能

一款14位35MS/s SAR ADC，通过环路嵌入式输入缓冲器实现74.5 dB SNDR和99 dB SFDR。

本文提出了一种基于65nm CMOS工艺的13位50MS/s全差分环形放大器SAR辅助流水线ADC，具有高增益和低功耗特点。

65nm CMOS工艺下实现的25 Gb/s WDM硅光发射器，具有4.4V输出摆幅和波长稳定功能。

一款用于低延迟光子交换网络的25 Gbs突发模式接收器，具有快速锁定和高灵敏度特性。

一款28 Gbs多标准串行链路收发器，适用于背板应用，采用28nm CMOS工艺，功耗低至295mW。

提出一种三相谐振开关电容转换器，实现77W输出功率和85%效率。

65nm CMOS工艺下3.5GHz数字分数分频锁相环，性能媲美模拟PLL。

提出一种基于时间补偿的高频多相降压转换器，有效减少相位失配，提高效率。

一种采用自耦合技术的低功耗连续时间调制器，实现90.4dB SNDR和2.2MHz带宽。

本文介绍了一种28nm CMOS 10位SHA-less流水线/SAR混合ADC，用于直接采样系统，功耗低至150mW。

一款采用0.18μm CMOS工艺的60V自零和斩波运算放大器，具有800kHz交错时钟和低噪声特性。

提出一种支持快速开关的嵌入式时钟收发器，实现能效与通信量成正比。

一种无电感宽带接收器架构，通过相位和热噪声抵消技术优化噪声、线性度和功耗。

提出一种连续时间SMASH调制器，实现宽带宽和高动态范围

本文展示了一种轻载高效的11/1开关电容DC-DC转换器，峰值效率达95.5%。

采用130nm SiGe BiCMOS技术实现320GHz高功率太赫兹发射器，辐射功率3.3mW，效率0.54%。

提出一种基于误差控制的单电感10输出DC-DC降压转换器，实现高效率和快速负载瞬态响应。

提出一种使用无源矢量调制器的全双工无线电接收机，实现高达27 dB的自干扰消除。

提出一种基于增量电荷域的数字发射机架构，具有内置滤波功能，显著提升带外噪声性能。

提出一种低抖动、低功耗的LC注入锁定时钟倍频器，采用数字频率跟踪环路确保鲁棒性。

设计并制造了一种7.5 Gb/s混合NRZ/多音调收发器，用于多滴总线内存接口。

提出一种用于FDD和FD无线应用的集成宽带自干扰消除技术，通过可调谐的高Q值RF带通滤波器和线性N-path Gm-C滤波器实现。

2015 IEEE国际固态电路会议特刊介绍及多篇模拟电路论文摘要

本文介绍了一种5.8 GHz射频供电收发器，采用基于IF的正交反向散射技术，实现低功耗和高频谱效率。

一种适用于带内载波聚合的可重构软件定义无线电接收器，采用电流模式复数信号处理技术。

针对蓝牙低能耗应用的亚毫瓦级电流复用接收器前端设计

利用压缩采样的宽带快速干扰检测器