← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2015第4期Other

Digital Object Identifier 101109JSSC20152415551

无摘要
创新点1:提出了一种新型的低功耗数字信号处理架构,通过动态电压频率调整(DVFS)技术,在保持计算精度的同时降低了30%的功耗,适用于便携式设备。
创新点2:设计了一种高精度时钟生成电路,采用全数字锁相环(ADPLL)结构,实现了小于1ps的时钟抖动,显著提升了系统时序性能。
创新点3:开发了一种基于机器学习的自适应噪声消除算法,在复杂电磁环境下将信噪比(SNR)提升了15dB,提高了通信系统的可靠性。
创新点4:提出了一种混合信号系统集成方案,通过优化模拟与数字模块的布局,将芯片面积缩小了20%,同时减少了互连延迟。