← 返回 JSSC 论文列表JSSC 2015第12期RF & Wireless65nmHigh-Speed Link
A 7 Gbs Embedded Clock Transceiver for Energy Proportional Links Tejasvi Anand S
提出一种支持快速开关的嵌入式时钟收发器，实现能效与通信量成正比。
65nm CMOS, 7Gb/s, 20ns锁定时间, 能效9.1pJ/bit至20.5pJ/bit
能效比例快速开关嵌入式时钟PLL收发器
▸创新点1：快速开关技术实现能效比例通信（系统创新）。通过精细粒度的快速电源状态切换（快速开关），使串行链路的功耗与链路利用率线性缩放，从而实现能量比例通信。该技术显著提高了系统效率，特别是在低链路利用率时，功耗从63.7 mW降至1.43 mW。
▸创新点2：PLL背景相位校准技术（电路创新）。在PLL中引入背景相位校准技术，使得在电源开启时能够实现瞬时锁定，显著缩短了锁定时间，PLL的电源开启锁定时间仅为1 ns。
▸创新点3：接收器CDR相位校准逻辑（电路创新）。接收器中采用CDR相位校准逻辑，进一步支持瞬时锁定功能，确保在电源开启时能够快速恢复通信，整体收发器的电源开启锁定时间小于20 ns。
▸创新点4：功耗缩放与能效优化（系统创新）。该收发器在链路利用率从7 Gb/s降至70 Mb/s时，功耗缩放比例达到44倍，能效仅下降2.2倍，展示了优异的功耗缩放能力和能效优化效果。
Abstract
A rapid-on/off transceiver for embedded clock
architecture that enables energy proportional communication
over the serial link is presented. In an energy proportional link,
energy consumed by serial link is proportional to the amount of
data communicated. Energy proportionality can be achieved by
scaling the serial link power linearly with the link utilization,
and fine grained rapid power state tr ansition (rapid-on/off) is one
such technique which can achieve this objective. In this paper,
arch