JSSC 2015第10期RF & Wireless65nm

A 240 GHz Fully Integrated Wideband QPSK Receiver in 65 nm CMOS

65nm CMOS工艺下实现的240 GHz宽带QPSK接收器，支持16 Gbps数据传输

噪声系数15 dB，转换增益25 dB，最大数据速率16 Gbps

毫米波太赫兹QPSKCMOS芯片间通信

▸创新点1：采用直接转换混频器优先架构（系统创新），该架构在240 GHz高频段实现信号直接下变频，避免了传统超外差架构的复杂中频处理，显著降低了系统功耗和面积，实测噪声系数为15 dB，转换增益达25 dB。

▸创新点2：集成开槽环形天线（电路创新），该天线设计在65 nm CMOS工艺中实现了240 GHz的高效辐射，解决了高频天线集成难题，同时优化了阻抗匹配，提升了接收机的整体效率至16 pJ/bit。

▸创新点3：高增益宽带放大器设计（电路创新），采用多级级联和带宽扩展技术，在基带处理中实现了高增益（25 dB）和超宽带宽（支持16 Gbps数据传输），有效克服了高频信号衰减问题。

▸创新点4：全集成化实现（系统创新），在单芯片上整合了天线、混频器、LO链和基带放大器，成为首款在65 nm CMOS中实现240 GHz QPSK接收的完整解决方案，最大数据速率达16 Gbps。

Abstract

Operation at millimeter-wave /sub-terahertz frequen- cies allows one to realize very high data-rate transceivers for wire- less chip-to-chip communication. In this paper, a 240 GHz 16 Gbps QPSK receiver is demonstrated in 65 nm CMOS technology. The receiver employs a direct-convers ion mixer-ﬁrst architecture with an integrated slotted loop antenna. A 240 GHz LO chain drives the passive mixers to down-convert th e modulated data to baseband. The baseband signal is then ampliﬁ ed using high gain,