← 返回 JSSC 论文列表JSSC 2015第5期Clocking & PLLsSOI CMOSVCOClock Generation
A 52 GHz Frequency Synthesizer Featuring a 2nd Harmonic Extraction Technique Tha
本文介绍了一种52 GHz频率合成器，采用二次谐波提取技术，实现了46.4–58.1 GHz的频率范围。
46.4–58.1 GHz频率范围，相位噪声低于–118 dBc/Hz，功耗66 mW，1 V电源
频率合成器二次谐波相位噪声SOI CMOS电压调节
▸创新点1：二次谐波提取技术（方法创新） - 通过从VCO的供电和尾节点提取二次谐波信号并进行放大，实现频率倍增，同时不影响VCO的调谐范围或频率，显著提升了合成器的频率范围和输出稳定性。
▸创新点2：噪声旁路技术（电路创新） - 采用新颖的噪声旁路技术，确保放大器不会恶化VCO的相位噪声，从而实现了低于–118 dBc/Hz的优异相位噪声性能，提升了系统的信号纯净度。
▸创新点3：堆叠共栅放大器用于电压调节（系统创新） - 利用堆叠共栅放大器实现电压调节，在2倍功耗范围内提供相对恒定的FOM性能，优化了系统的能效比和稳定性。
▸创新点4：高调谐范围与低功耗设计（性能创新） - 频率合成器实现了46.4–58.1 GHz的宽调谐范围（22.4%），同时仅消耗66 mW的功耗（1 V供电），在毫米波应用中展现了卓越的性能与能效平衡。
Abstract
This paper introduces a 2nd harmonic extraction
technique and its implementat ion in a 46.4–58.1 GHz frequency
synthesizer. The frequency doubling approach is based on tap-
ping second harmonic signals at the VCO supply and tail nodes
and amplifying them to provide a differential output. Since the
amplifiers do not load the VCO outputs, the proposed technique
does not affect either the tunin g range or the frequency of the
VCO. Moreover, a novel noise bypass technique is utilized to
ensure that t