← 返回 JSSC 论文列表JSSC 2015第2期Other0.13μm
A Cascode Miller-Compensated Three-Stage Amplifier With Local Impedance Attenuati
提出一种采用级联米勒补偿和局部阻抗衰减块的三级放大器，优化了复杂极点的频率与Q因子平衡。
0.13μm CMOS, 0.0032 mm²面积, 10.5μA静态电流, 3.49MHz单位增益频率, 0.86V/μs压摆率, 0.9μs建立时间
三级放大器米勒补偿阻抗衰减CMOS复杂极点
▸创新点1：级联米勒补偿技术（电路创新） - 通过移除内部米勒电容并在外部补偿环路中采用级联米勒补偿，显著扩展了三阶放大器的复杂极点频率，同时优化了频率响应特性，提升了驱动大电容负载的能力。
▸创新点2：局部阻抗衰减块设计（方法创新） - 提出了一种由串联RC网络构成的局部阻抗衰减块，有效降低了第二级输出端的高频阻抗，从而实现了复杂极点频率与Q因子的优化平衡，同时保持高直流增益。
▸创新点3：复杂极点频率与Q因子优化（系统创新） - 通过结合级联米勒补偿和局部阻抗衰减块，实现了复杂极点频率的扩展和Q因子的精确控制，使放大器在驱动560 pF电容负载时达到3.49 MHz的单位增益带宽和0.9 μs的平均建立时间。
▸创新点4：面积与功耗优化（电路创新） - 在0.13 μm CMOS工艺下实现，仅占用0.0032 mm²面积，静态电流为10.5 μA，展现了高功率和面积效率，适用于低功耗集成应用。
Abstract
This work presents a power- and area-ef ficient
three-stage ampli fier that is able to drive a large capacitive load.
Removing the inner Miller capacitor and employing cascode
Miller compensation in the outer c ompensation loop could extend
the complex-pole frequency of a three-stage ampli fier, but result in
a high Q-factor. A local impedance attenuation block consisting of
a series RC network is proposed to control the complex poles. This
block attenuates the hig h-frequency resistance at the sec