← 返回 JSSC 论文列表JSSC 2015第1期Clocking & PLLs22nm
A 22 nm 15-Core Enterprise Xeon Processor Family
22纳米工艺15核企业级Xeon处理器，采用模块化设计和多时钟电压域以降低功耗。
22 nm工艺, 15核, 30线程, 37.5 MB共享L3缓存, 8GT/s PCIe Gen3和QPI
Xeon处理器22纳米工艺多核设计低功耗模块化布局
▸创新点1：模块化布局设计（系统创新）：采用模块化布局方法，允许轻松裁剪为10核和6核版本，提高了设计的灵活性和可扩展性，同时降低了开发成本。
▸创新点2：多时钟电压域（电路创新）：通过引入多个时钟和电压域，有效降低了功耗，优化了能效比，特别适用于高性能计算场景。
▸创新点3：集成PCIe Gen3和QPI接口（系统创新）：集成了PCIe Gen3和Quick Path Interconnect® (QPI)接口，支持8GT/s的高速数据传输，显著提升了I/O性能和系统互联效率。
▸创新点4：新型内存缓冲接口（电路创新）：在同一引脚上支持1866 MT/s DDR3和2667 MT/s的新型内存缓冲接口，提高了内存带宽和兼容性，增强了系统整体性能。
Abstract
This paper describes a 4.3B transistors, 15-cores,
30-threads enterprise Xeon® processor with a 37.5 MB shared
L3 cache implemented in a 22 nm 9M Hi-K metal gate tri-gate
process. A modular floorplan methodology enables easy chops to
10 and 6 cores. Multiple clock and voltage domains are used to re-
duce power consumption. The clock distribution uses a single PLL
per column to save power and minimize deskew crossing points.
Integrated PCIe Gen3 and Quick Path Interconnect® (QPI) ports
operate at