← 返回 JSSC 论文列表JSSC 2015第12期Data Converters65nmPipeline ADCOp-Amp
A 12b 250 MSs Pipelined ADC With Virtual Ground Reference Buffers
提出虚拟地参考缓冲技术提升12位250MS/s流水线ADC性能
65nm CMOS, 1.2V, 250MS/s, 67.0dB SNDR, 49.7mW
流水线ADC虚拟地参考缓冲运放设计低功耗高速转换
▸创新点1：虚拟地参考缓冲技术(VGRB)（方法创新） - 该技术通过引入虚拟地参考缓冲器，显著改善了开关电容电路的性能，特别是在反馈因子和信号增益的优化方面，实现了更高的精度和更低的功耗。
▸创新点2：提高运放反馈因子不影响信号增益（电路创新） - 通过VGRB技术，在不影响信号增益的前提下，提高了运放的反馈因子，从而降低了运放的设计复杂度，同时减少了功耗，具体表现为67.0 dB SNDR和49.7 mW的功耗。
▸创新点3：降低运放设计复杂度与功耗（系统创新） - 该技术通过自举电平移位缓冲器的动作，放宽了对运放的关键性能要求（如单位增益带宽、噪声、开环增益和偏移），从而简化了设计并降低了功耗。
▸创新点4：12位250 MS/s流水线ADC实现（应用创新） - 在65 nm CMOS工艺中实现了12位250 MS/s的流水线ADC，展示了VGRB技术在实际应用中的高效性，其性能指标包括67.0 dB SNDR和49.7 mW的功耗。
Abstract
The virtual ground reference buffer (VGRB) tech-
nique is introduced as a means to improve the performance
of switched-capacitor circui ts. The technique enhances the
performance by improving the feedback factor of the op-amp
without affecting the signal gain. The bootstrapping action of
the level-shifting buffers rel axes key op-amp performance re-
quirements including unity-gain b andwidth, noise, open-loop gain
and offset compared with conventional circuits. This reduces the
design complexity