JSSC 2015第11期Clocking & PLLs90nm

140 Gbs Serializer Using Clock Doublers in 90 nm SiGe Technology Ryan Clarke Stu

本文提出了一种新型时钟分配技术，使用时钟倍增器实现140 Gb/s的串行器。

90nm BiCMOS, 3.4V, 140 Gb/s, 5.78W

时钟倍增器串行器高频时钟BiCMOS时钟分配

▸创新点1：新型时钟分配技术（方法创新） - 采用独特的频率倍增时钟分配技术，通过在子电路附近部署时钟倍增器，显著提高了时钟信号的稳定性和频率，实现了140 Gb/s的高数据速率，同时降低了传统高频时钟分配中的信号完整性问题。

▸创新点2：时钟倍增器靠近子电路（电路创新） - 将时钟倍增器紧密集成在子电路附近，减少了时钟路径的延迟和功耗，优化了整体系统的时序性能，从而在90 nm SiGe工艺中实现了更高的能效比和更低的功耗（5.78 W @ 3.4 V）。

▸创新点3：降低设计复杂度和功耗（系统创新） - 通过创新的时钟分配和倍增器布局，简化了传统高频序列化器的设计复杂度，同时显著降低了功耗，为高速串行通信系统提供了一种更高效的解决方案。

▸创新点4：高带宽级联输出驱动器（电路创新） - 设计了一种高带宽级联输出驱动器，进一步提升了信号传输的带宽和稳定性，支持140 Gb/s的数据速率，同时保持了较低的功耗和面积（1.8 mm x 2.2 mm）。

Abstract

Many design challenges exist in achieving high fre- quency clocking for high-speed app lications. This paper describes a new clock distribution technique and clocking approach with the use of clock doublers in close proximity to sub-circuits to achieve higher data rates, and in many cases, reduce design complexity and power in serializers. A half-rate 4:1 serializer using this unique frequency doubling clock distribution technique has been imple- mented in a 90 nm BiCMOS process. The design incl