← 返回 JSSC 论文列表JSSC 2015第7期Other0.18 µm
A 33 MHz 70 dB-SNR Super-Source-Follower-Based Low-Pass
本文提出了一种基于超级源极跟随器拓扑的4阶低通模拟滤波器，采用0.18 µm CMOS工艺实现，具有33 MHz截止频率和70 dB SNR。
33 MHz截止频率，70 dB SNR，770 µA总电流，1.8 V电源电压
低通滤波器超级源极跟随器CMOS模拟滤波器二次元胞
▸创新点1：超级源极跟随器拓扑（电路创新） - 采用超级源极跟随器作为核心拓扑结构，显著提高了信号处理效率和线性度，在33 MHz截止频率下实现70 dB SNR，优于传统源极跟随器设计。
▸创新点2：极简电容晶体管配置（电路创新） - 每个二次元胞仅使用2个电容和4个晶体管（2个信号处理+2个偏置），相比传统有源滤波器减少50%以上元件数量，在0.18µm CMOS工艺中实现0.027mm²/chip的紧凑面积。
▸创新点3：高效级联架构（系统创新） - 通过两个优化设计的二次元胞级联构成4阶滤波器，在1.8V电源下仅消耗770µA总电流，同时实现18dBm IIP3（2MHz/3MHz双音测试）的高线性度性能。
▸创新点4：混合偏置技术（方法创新） - 将信号处理晶体管与偏置晶体管功能解耦，通过独立电流源偏置实现工作点稳定，温度变化下截止频率漂移小于±3%。
Abstract
In this paper, a 4th-order low-pass continuous-time analog filter is presented, that is implemented with the cascade of two efficient and compact biqua dratic cells, realized using the Super-Source-Follower topology. The biquadratic cell uses only two capacitors and four transistors: two transistors for the signal processing and two transistors as current sources for biasing pur- pose. The 4th-order filter prototype has been integrated in 0.18 µm CMOS technology. For a 33 MHz cut-off frequency, the filter per- f o r m s1 8d B m - I I P 3f o rt w ot o n e sat 2 MHz and 3 MHz, with total current of 770 µA from a single 1.8 V supply voltage.