← 返回 JSSC 论文列表JSSC 2015第1期Data Converters28nm/65nm
A Heterogeneous 3D-IC Consisting of Two 28 nm FPGA Die and 32 Recon figurable Hig
一种由28nm FPGA和65nm混合信号芯片组成的可重构异构3D-IC，实现高性能数据转换。
500 MS/s时SNDR > 61.6 dBFS, 1.6 GS/s时SFDR > 63.8 dBc, 接口功耗0.3 mW/Gb/s
3D-ICFPGA数据转换器异构集成低功耗
▸创新点1：异构3D-IC集成采用28nm FPGA与65nm混合信号芯片的垂直堆叠，通过硅中介层实现系统级优化分区，显著提升集成密度与信号完整性（SNDR > 61.6 dBFS，SFDR > 63.8 dBc）。
▸创新点2：高密度互连与噪声隔离技术利用65nm中介层实现子系统间超低损耗连接（接口功耗0.3 mW/Gb/s），同时通过物理隔离达到>92dB的数字-模拟隔离性能，解决混合信号干扰难题。
▸创新点3：动态可重构架构支持通道数、功耗与速度的实时优化（500 MS/s至1.6 GS/s可调），通过FPGA灵活配置满足多样化应用需求，体现系统级创新。
▸创新点4：混合信号芯片集成16通道16位DAC与13位ADC（65nm工艺），结合3D堆叠实现高速数据转换（500 MS/s Nyquist速率），突破传统平面集成的带宽限制。
Abstract
Ar e c o nfigurable heterogeneous 3D-IC is assembled
from two 28 nm FPGA die with 580 k logic cells and two 65 nm
mixed signal die on a 65 nm interposer in a 35 mm
2 CS-BGA
package. One mixed signal die co nsists of sixteen 16 bit current
steering DACs, the other die consists of sixteen 13 bit pipelined
ADCs. The interposer provides optimal system partitioning;
noise isolation and high density in terconnect between subsystems.
Receive SNDR > 61.6 dBFS to Nyquist at 500 MS/s and transmit
SFDR > 63