2008

1.8V 2Mb SPRAM芯片采用0.2μm逻辑工艺，实现低功耗非易失性存储

基于电容耦合的无线互连方案为3D系统集成提供单向和双向传输能力

实现了一种低能耗电感耦合收发器，能耗降低20倍，数据传输速率达1 Gb/s。

65nm超低功耗CMOS技术下设计的高频低漏电SRAM宏单元

一款90nm CMOS工艺下可重构Viterbi加速器，支持16-256状态，最高2.35 Gb/s数据速率。

65 nm CMOS工艺下，采用8T位单元和冗余感放技术实现最低350 mV工作电压的256 kb SRAM。

提出一种45nm体CMOS嵌入式SRAM，通过改进辅助电路增强工艺和温度变化的抗扰性。

一款基于0.13μm CMOS工艺的BAW调谐正交压控振荡器，采用新型源极退化耦合机制实现低功耗高性能。

提出了一种65纳米嵌入式SRAM技术，采用晶圆级老化模式、漏电位冗余和铜E-trim熔丝修复，以提高良品率。

90纳米工艺下开发的512Mb二极管开关PRAM，实现266MB/s读取吞吐量。

采用主动阻尼技术抑制电源网络共振，最高减少13dB噪声。

一种利用工艺变异的数字16 pJbit芯片识别电路，具有高稳定性和低功耗特性。

提出并实现了一种考虑人耳特性的低功耗数字助听器芯片，采用两步增益拟合验证算法和耳道建模滤波器电路。

一款用于信号、图像和视频处理的可编程流处理器SoC，具有512 GOPS性能。

提出一种基于异步片上网络的可重构基带平台，支持多标准设备开发。

65nm CMOS SOI工艺的全静态ADPLL，支持宽电源和调谐范围，功耗低至1.6mW/GHz。

65nm CMOS工艺下80核处理器实现1 TFLOPS性能

80纳米工艺下实现的4Gbps/pin 32位512Mb GDDR4图形DRAM，采用数据总线反转编码降低功耗和噪声。

IBM POWER6处理器采用65nm SOI工艺，双核设计，频率高达5GHz，功耗低于100W。

该论文未提供摘要，无法总结具体内容。

该论文未提供摘要，无法进行概要总结。

无摘要信息

集成射频接收器和热电发电器的自主电源管理IC，效率达78%。

本文介绍了一种集成GSM基带-射频和电源管理单元的SoC，展示了其集成挑战与性能。

通过电容驱动芯片长线实现高速低能耗

Sun Microsystems的Niagara2处理器采用多线程架构，提升性能与能效比。

65纳米SOI技术实现的多核Cell Broadband Engine™，采用双电源供电提升SRAM稳定性和性能。

本期特刊聚焦2007年IEEE国际固态电路会议的多项创新技术，包括多核处理器、高效能服务器芯片及先进CMOS设计。

提出一种最小能量跟踪环路，结合嵌入式DC-DC转换器，实现超低电压下的能量优化。

提出一种基于亚稳态的高熵真随机数生成器，通过动态控制实现高质量随机比特流。

开发了基于柔性基板和玻璃基板的UHF RFCPU，用于安全RFID系统，集成8位CPU和加密功能。

Xetal-II是一款320处理单元的SIMD处理器，峰值性能107 GOPS，功耗600mW，适用于视频场景分析。

开发了一种带有线性电荷泵和新型环路带宽校准系统的1/6 PLL发射器，校准时间短且精度高。

0.18微米CMOS工艺实现24GHz平衡放大器，增益达45dB。

在130nm CMOS工艺中实现0.2V超低电压下480kb亚阈值SRAM，每比特线支持1k个单元。

设计了一种0.9V低功耗Delta-Sigma调制器，动态范围达83dB。

提出一种采用分段线性DAC的10位LCD列驱动器，有效减少芯片面积并提升色彩深度。

一款128x128像素的异步时间对比视觉传感器，具有120dB动态范围和15μs延迟

提出一种信号相关抖动方案，优化15位20MS/s流水线ADC的数字校准。

一款低功耗18V 22mW 10位30MS/s流水线ADC，适用于子采样应用

提出一种无电感20Gb/s 1:4解复用器及低功耗二分频电路设计。

提出一种混合主动-被动环路滤波器的第五阶连续时间ΔΣ调制器，具有低功耗和高鲁棒性。

一种用于自触发传感器的无时钟10位类流水线模数转换器

采用数字校准技术消除锁相环系统中电荷泵的电流失配，无需额外复制电荷泵。

提出一种高线性度快速锁定脉宽控制环路，具有宽范围输入输出占空比和低功耗特性。

提出一种利用位线电荷回收的低功耗SRAM设计，显著降低写入功耗。

毫米波CMOS外差接收机设计，集成片上LO和分频器

提出了一种用于非恒定包络信号的极性调制器，采用自振荡放大器和注入锁定上变频技术。

一款用于音频应用的低功耗连续时间16位ADC设计

一种可编程温度补偿CMOS电流基准，实现低温度系数和宽范围电流输出。

提出一种新型数字相位转换器架构，实现高分辨率且不受工作频率和上升时间影响。

一种具有宽跟踪范围的混合模拟数字四分频时钟数据恢复电路

2008年2月JSSC期刊收录多篇关于低功耗、高性能ADC和调制器的论文。

提出一种混合PLL，结合分数和整数模式，实现快速锁定和设计简化。

提出两种技术实现高性能低功耗TCAM，用于IP地址查找。

提出一种适用于移动设备NAND闪存的高电压模拟系统，重点优化低电压、低功耗和小面积设计。

IEEE JSSC期刊宣布新任副主编Sreedhar Natarajan的任命及其在内存技术领域的丰富经验。

本文提出了一种片上深度亚稳态测量方案，采用0.18μm工艺实现，提升了测量精度和控制能力。

本文分析了瞬态热效应对三频GSM BiCMOS接收器DCS路径灵敏度的影响，并提出改进方案。

通过跨导耦合提升锁定范围的20GHz正交注入锁定LC分频器

40 Gb/s宽带数据接收器的跨阻AGC放大器和CDR电路设计与实现

一款采用0.35微米CMOS工艺的万帧每秒图像传感器，具备像素级并行处理能力

提出一种高线性、平衡噪声消除的低噪声放大器，适用于低电压操作。

采用注入锁定技术的20Gb/s突发模式时钟数据恢复电路，实现高速低功耗操作。

通过电感与电容交叉耦合技术降低差分共源共栅LNA噪声并提升线性度

描述了一种用于移动电话应用的UHFRFID阅读器单芯片CMOS收发器。

本文提出了一种用于512 Mb图形SDRAM的混合模式延迟锁定环（MDLL），通过时钟分频和模拟相位生成扩展了锁频范围。

本文提出了一种用于移动WiMAX系统的多模式LDPC解码器设计。

基于自路由网络的LDPC解码器芯片，符合IEEE 802.16e标准，提升解码吞吐量。

实现了一个包含36个异步时钟独立处理器的简单可编程处理器阵列。

提出一种基于变压器的电压合成方法，用于提高CMOS功率放大器在功率回退时的效率。

该期刊包含多篇关于CMOS电路设计的论文，涵盖低噪声放大器、功率放大器、时钟恢复电路等主题。

90纳米技术中电感耦合噪声的测量与分析

通过多相注入技术显著扩大基于环形振荡器的频率分频器的锁定范围。

IEEE JSSC期刊宣布任命Jafar Savoj博士为副编辑，并感谢即将退休的Un-Ku Moon教授的服务。

一种高分辨率且面积高效的数字化可变电阻器设计。

IEEE JSSC期刊论文分析请求，但提供的文本内容不完整且缺乏具体论文信息。

首款1立方厘米计算机集成传感器、超宽带脉冲无线电通信、计算引擎和电池，实现低功耗通信与定位。

2008年IEEE JSSC期刊特刊，涵盖数字电路设计、存储器及模拟电路等领域的最新研究成果。

提出一种新型RF信号质量测量宏，用于RF测试与诊断，面积仅为传统芯片频谱分析仪的1/10。

一款0.5V电源供电的8位10Ms/s流水线ADC，采用90nm CMOS工艺，无需电压提升技术。

本文探讨了在连续时间ADC中使用VCO量化技术，实现了86/72 dB SNR/SNDR的性能。

介绍了一种16通道时间交织ADC，结合高采样率和良好能效，采用超前逻辑减少延迟。

开发了一种高灵敏度CMOS图像传感器，通过新型像素设计实现高满阱容量。

一款24 Gb/s软件可编程模拟多音调发射器，支持多种通信模式。

提出一种45nm 2端口8T-SRAM，采用分层复制位线技术，解决同时读写问题。

一款适用于短距离无线应用的52GHz BFSK收发器，采用注入锁定和片上天线设计。

一款采用90nm CMOS工艺的60GHz接收前端芯片，集成LNA、混频器和锁相环合成器。

70纳米工艺16Gb 16级单元NAND闪存，实现4位存储，提升存储密度。

提出一种混合连续时间/离散时间级联ΔΣ调制器，实现高动态范围和高带宽的模数转换。

提出一种90nm CMOS工艺下的9位125ps分辨率粗-细时间数字转换器，采用新型时间放大器阵列提升时间分辨率。

本文提出了一种用于片上高速网络的双向多分支传输线互连技术，支持多点对多点通信。

提出一种电路，用于在高泄漏设备中确定最优供电电压以最小化能耗。

提出了一种低功耗高分辨率多相位耦合振荡器的设计方法及其应用。

通过磁耦合堆叠电感设计实现高效率DCDC转换器，使用2nH小电感

一款低功耗高数据率的超宽带收发器，采用0.18微米CMOS工艺，实现1Gbps数据传输。

提出一种基于数字MDLL的时钟倍频器，采用新型TDC和双采样技术实现亚皮秒级抖动性能。

提出一种新型注入锁定分频器，结合LC型和环形振荡器型优点，实现高速、低功耗、宽锁定范围和精确正交输出。

一篇关于65纳米CMOS工艺下可扩展低功耗I/O收发器的IEEE JSSC论文，支持5-15 Gbps操作。

提出一种动态偏置技术，提升65nm CMOS SRAM阵列的抗波动能力。

提出一种新型MLC NAND页架构，通过临时LSB存储和并行MSB编程减少单元间干扰。

提出一种8T-SRAM单元，提升高速缓存中的变异容忍度和低电压操作性能。

设计并实现了一个可配置的异构多核SoC，集成多种处理器以支持高性能和低功耗应用。

回顾过去20年数字集成电路设计的主要趋势

无摘要提供，无法生成概要

无摘要提供，无法生成概要

研究一种亚阈值处理器设计，用于超低能耗传感器系统，重点解决性能和能耗问题。

异构多核处理器架构实现54倍AAC-LC立体声编码性能提升

2007年VLSI电路研讨会精选论文，涵盖数字、存储、模拟及无线通信电路。

回顾1980年代VLSI电路研讨会中存储器技术的演进与创新

提出新型谐振时钟锁存器设计方法，显著降低时钟网络功耗。

提出一种全数字片上可靠性监测器，用于高分辨率测量数字电路频率退化。

提出一种具有超快自适应输出瞬态响应的集成DC-DC迟滞降压转换器，采用最大充电电流控制以实现快速参考跟踪。

SiGe技术实现的165GHz收发器，集成度高，性能优异

基于锁存器亚稳态的两种新型硬件随机数生成器，采用浮栅技术降低功耗并提高随机性。

0.9V低电压双采样开关RC Delta-Sigma音频ADC，实现92dB动态范围。

一款12-GS/s 8位数模转换器，用于背板通信，采用90nm CMOS工艺，功耗190mW。

本文介绍了一种用于60GHz收发器的16-18.8GHz亚整数分频频率合成器。

设计了一种0.5V供电的2.4GHz超低电压RF接收器，采用90nm CMOS工艺。

本文提出了一种新型DVFS FFT处理器，适用于MIMO OFDM通信系统，支持多模式处理并降低功耗。

提出一种嵌入可编程3D图形渲染引擎的3D显示处理器，支持高真实感和交互性。

采用新型片上变压器功率合成网络的5.8 GHz CMOS线性功率放大器

90纳米CMOS工艺下16Gb/s低功耗光互连收发器设计

一款90纳米CMOS工艺的宽带低成本直接转换接收器前端

一种采用噪声和失真抵消技术的高线性宽带CMOS LNA设计

提出一种基于GDCO相位检测器的抖动容限增强型10Gb/s时钟数据恢复电路

介绍了一种低功耗802.11abg SoC，采用单权重组合器技术，显著提升接收信号质量。

提出一种基于类晶闸管电路的低功耗可调延迟元件，适用于密集阵列中的异步延迟。

一款采用0.18µm CMOS工艺的高集成度UHF RFID读写器IC，支持860-960MHz频段及多种标准。

提出一种基于FGMOS的连续可调CMOS跨导器技术，实现高线性差分电流缩放。

提出一种采用双谐振腔的TITO VCO和电流复用LNA，实现低相位噪声和高增益。

该论文提出了一种采用开关耦合电感的宽调谐范围CMOS VCO设计，显著提升了调谐范围且仅小幅增加相位噪声和芯片面积。

0.13μm CMOS工艺下设计的0.9V 245GHz自测试高可靠性低噪声放大器

设计了一种高效远场射频能量收集系统，适用于低功耗传感器网络。

采用0.18微米CMOS技术的单芯片高斯单周期脉冲发射器，用于芯片间超宽带通信。

提出一种低功耗基带模拟域信号分量分离器，用于64-QAM 802.11 LINC发射机。

该期刊包含多篇关于射频集成电路的论文，涵盖功率放大器、频率合成器和收发器等技术。

IEEE JSSC期刊宣布Behzad Razavi教授担任新副编辑，介绍其学术背景与研究领域。

2007年RFIC研讨会上的无线集成电路设计进展概述

介绍两种并联功率合成变压器在完全集成CMOS功率放大器中的应用及性能比较。

递归接收器下变频器设计，通过多频带反馈和增益复用降低功耗

本文提出了一种自适应均衡器，用于0.2-2 Gb/s NRZ信号的6倍过采样接收器。

本文介绍了一种采用0.18μm SiGe BiCMOS技术实现的12 GHz直接数字频率合成器MMIC，具有9位相位和8位幅度分辨率。

本文介绍了一种在0.13μm CMOS工艺中实现的24GHz全集成双转换发射机链，带有片上偶极天线和整数N合成器。

提出了一种宽带频率合成器架构，结合DDFS和偏移PLL，实现高频率分辨率和低相位噪声。

在0.18微米CMOS工艺中实现40Gbs跨阻放大器，采用新型电感峰值技术提升带宽

一款符合IEEE 802.15.4标准的2.4 GHz CMOS接收器前端，采用90 nm工艺，低功耗设计。

90纳米CMOS工艺实现的75GHz锁相环，具有高频率操作和低参考馈通特性。

本文介绍了一种采用CMOS 0.18μm技术的Ku波段4次谐波混频器设计

提出了一种用于SOI谐振加速度计的CMOS读出电路，采用全差分拓扑结构，提高了信噪比。

提出一种可编程SIMD视觉芯片，用于实时视觉应用，结合SIMD处理单元阵列和行并行处理器，实现高速像素并行和行并行操作。

提出一种同时转换双通道的ADC架构，适用于便携式宽带无线电接收器。

本文展示了一种用于X和K波段的8元素相控阵接收器，采用0.18μm SiGe BiCMOS技术。

回应关于未引用Ballantyne论文的质疑，并讨论其设计的稳定性问题。

论文讨论了电孤子振荡器的自生成问题，并澄清了先前工作的遗漏和误解。

IEEE JSSC 2008年6月刊包含多篇关于射频集成电路设计的论文，涵盖宽带Balun-LNA、Ku波段混频器、相控阵接收机等主题。

IEEE JSSC期刊宣布Kari Halonen教授担任副主编，专长于模拟和射频电路设计。

一种用于感测差分电容器电容的单端电容器接口电路。

IEEE JSSC撤回Adrian Maxim因伪造数据和作者信息的论文。

设计并分析了一种全集成自适应电流调整的乘法DLL，用于生成低抖动时钟。

提出一种宽带巴伦低噪声放大器，结合共栅和共源级实现噪声与失真抵消。

介绍了一种40 MHz中频、1 MHz带宽的双路径带通ΣΔ调制器，具有72 dB动态范围和低功耗特性。

本文介绍了一种用于生物遥感和无线体域网的低功耗1V射频收发器。

本文介绍了一种用于毫米波应用的90nm CMOS集成LNA，具有高增益和低噪声。

65纳米CMOS工艺实现的多标准多频段电视调谐器，支持多种数字电视标准。

一种用于多标准接收器的CMOS模拟基带链，具有低噪声和高动态范围。

一种可配置的高边/低边驱动器，具有快速且均衡的开关延迟

一种用于QAC IR-UWB接收器的超低能耗数字后端，支持多种频段和脉冲速率。

提出一种功率可扩展的10位流水线ADC，通过消除前端采样保持电路降低功耗20%。

提出一种高分辨率、低延迟的时间数字转换器，采用被动电压分压器进行局部插值，具有抗工艺变化的鲁棒性。

一款高效能立体声Delta-Sigma ADC，具有124 dB动态范围和111 dB THD。

一种具有宽动态范围和线性响应的CMOS图像传感器，采用三种光电流积分技术。

一款90纳米CMOS工艺的毫米波功率放大器，具有20 dB线性增益和8 dBm输出功率。

提出一种快速校准多级ADC中DAC和增益误差的技术，显著提升性能。

评估采用µ-Czochralski单晶硅薄膜晶体管技术在模拟和射频应用中的性能。

提出一种自动偏置电路，优化SCCMOS电源开关的栅极电压以最大程度降低漏电流。

无法提供概要，因缺少摘要和具体内容信息

无摘要

本文提出了一种用于宽动态范围电容传感器的优化开关电容前端电路设计方法。

本文提出了一种新型CMOS电热频率锁定环，通过电热滤波器的温度依赖性相位偏移确定输出频率。

本期IEEE JSSC特刊精选了2007年第33届欧洲固态电路会议(ESSCIRC)的论文，涵盖模拟/RF电路和数字电路的最新研究。

该期刊收录了多篇关于低功耗无线通信、毫米波电路和生物遥测应用的论文。

提出一种适用于SOI技术的远距离光源位置测量方法

提出一种新型超低功耗源耦合逻辑电路，适用于弱反型区工作。

研究标准CMOS工艺下的TOF 3D成像像素结构及其应用。

IEEE JSSC 2008年8月特刊收录多篇前沿集成电路设计论文，涵盖宽带接收机、WiBro/WiMAX收发器、RFID读写器等方向。

开发了一种180 Kbit MRAM模块，采用0.28微米CMOS工艺，具有双感测放大器和切换电容写入驱动。

提出一种基于18分频双脉冲环路的25Gbps容忍长连零的突发模式时钟数据恢复电路

研究高效能Class-E功率放大器与集成巴伦的CMOS设计

开发了一种用于AM/FM收音机调谐器的10.7 MHz中频带通离散时间4阶4位ΔΣ调制器，采用直接前馈补偿和双采样技术。

本文介绍了一种具有广泛可编程中心频率的四位四阶Delta-Sigma调制器设计。

提出一种基于前向算法的高吞吐量最大后验概率检测器，适用于高速通信系统。

一款集成所有模块的单片UHF RFID读写器，采用0.18μm CMOS工艺，优化了多协议操作的功耗。

本文介绍了一种低功耗高性能的双信号路径直接转换WiBro/WiMAX收发器。

65纳米CMOS工艺下的宽带W波段接收前端设计

本文设计了一种用于电化学生物分子检测的4x4有源CMOS传感器阵列。

提出一种用于无源UHF RFID标签的EEPROM编程控制器，提升写入擦除耐久性。

无摘要信息，无法提供概要。

通过推挽拓扑和比较器反馈技术，实现高效数字电路的线性稳压，降低电源噪声30%并减少总功耗1.4%。

IEEE JSSC特刊介绍2007年CICC会议的14篇论文，涵盖无线射频、混合信号、数字IC等多个技术领域。

本文研究了适用于低电压和低功耗操作的LDPC解码器VLSI架构。

提出统计分析方法优化SRAM感应放大器设置时间

17 GHz低功耗无线传感器网络射频前端设计

一款用于大规模高速成像研究的64像素CMOS测试芯片，具有低偏斜和抖动特性。

提出一种低抖动环形振荡器PLL设计，采用相位噪声预放大技术

提出一种0.9V输入、2.5V/100mA输出的DCM升压转换器，采用新型低压PWM调制器和CMOS控制整流器，效率达85%。

本文介绍了一款低功耗多媒体SoC，支持全可编程3D图形和多种视频编解码，适用于移动设备。

本文介绍了一种22-24 GHz CMOS 4元件相控阵，具有低功耗和小面积特点。

一款采用自适应带宽控制的464 GHz LC PLL，用于转发时钟链路

一款无需外接谐波抑制和镜像滤波器的CMOS低中频直接转换DTV调谐器

提出一种新型终止技术，降低闪存ADC的输入电容和功耗。

提出一种快速VSWR保护方法，应用于单片3W 55% PAE RF CMOS功率放大器。

一种毫米波电路技术通过电感反馈提升谐振电路速度62%，实现128GHz振荡器。

提出一种无需高阶滤波器的非相干DPSK接收机，用于双频带遥测系统，有效抑制功率信号干扰。

一款符合GSM/EDGE标准的四频段SiGe双极功率放大器芯片

研究硅锗BiCMOS技术在X波段雷达收发模块中的应用，展示了一个5位接收器的性能。

开发了用于FMCW汽车雷达的SiGe HBT单端77/79 GHz接收器。

提出一种新型双端口SRAM单元设计，提升读写干扰下的稳定性并减小面积。

一款低功耗高性能多媒体流处理器，支持图形和视频处理。

提出一种基于数字电压测量的片上测试结构，用于纳米技术中最小尺寸器件的随机变异表征。

提出了一种基于单元的设计方法，用于高效设计100 Gb/s及以上速率的SiGe双极集成电路。

纠正关于相位噪声表达式的错误，证明原始结论正确

提出一种优化集成神经记录系统设计的方法，重点考虑功耗和芯片面积。

研究比较了三种20Gbps背板收发器的性能，包括双二进制、PAM4和NRZ信号格式。

该论文探讨了数字对象标识符在JSSC期刊中的应用。

无摘要提供，无法生成概要

动态元件匹配技术消除高分辨率DAC中的非线性失真

提出一种补偿数据和边缘样本的自适应均衡器，改善串行链路性能。

2007年Bipolar/BiCMOS电路与技术会议精选论文集，涵盖先进工艺、电路设计、模型、可靠性等主题。

提出一种基于匹配线稳定性的内容可寻址存储器匹配检测方案，显著降低能耗。

65纳米CMOS工艺下毫米波集成电路的设计与测量

提出基于误码率最小化的I/O链路均衡器自适应策略，显著提升接收电压裕度。

该期刊包含多篇关于高速SiGe双极集成电路、雷达模块接收器、无线传感器网络前端和神经记录系统的论文。

提出X校准技术，有效解决纳米级SRAM位线泄漏电流问题。

采用HVHBT GaAs技术的250W对称Doherty放大器，实现57%效率和55dBc线性化ACPR。

一款6位3.5GS/s低功耗闪存ADC，采用90nm CMOS工艺，具有高速低压特性。

提出一种新型混合模式BPSK解调器，适用于家庭网络CATV线路。

一种采用数字极性架构的CMOS射频功率放大器，提升高线性信号放大时的功率效率。

采用RF-MEMS开关的自适应系列LC匹配网络，提升多频多模移动电话链路质量。

一款具有可调预加重功能的大型摆动40-Gb/s SiGe BiCMOS驱动器

一种低功耗全植入式15通道视网膜刺激器芯片，用于视网膜假体，帮助恢复AMD等疾病患者的视力。

本文介绍了一种用于2.4 GHz WPAN应用的低功耗全单片亚阈值CMOS接收器。

提出一种深亚阈值6-T SRAM设计，采用门控反馈写入辅助技术，在0.13微米CMOS工艺下实现193mV至1.2V工作电压范围，能耗降低36%。

采用InP HBT技术实现的7位5Gsps超宽带ADC，具有高采样率和宽带宽性能。

分析并设计了一种宽动态范围的CMOS衰减器，采用0.13μm工艺，频率范围DC-2.5GHz。

采用斩波稳定技术实现模拟乘法器的超低偏移设计

2008年化合物半导体集成电路研讨会精选论文介绍

开发用于210 GHz雷达系统的W波段和G波段毫米波单片集成电路及模块。

该期刊包含多篇关于高频半导体集成电路设计的论文，涵盖SiGe BiCMOS驱动、超宽带ADC、毫米波雷达等前沿技术。

首款采用SiGe HBT技术的77-85 GHz单芯片直接转换收发器，用于多普勒雷达和毫米波成像。

开发了Ka波段单端和差分相控阵前端，采用0.12μm SiGe BiCMOS工艺。

采用变压器反馈技术的超低压20GHz分频器设计

无摘要信息，无法提供概要

130 nm CMOS工艺下6位全奈奎斯特3 GS/s DAC，具有低功耗和高线性度。

提出一种用于分数-N PLL的全数字相位检测器，实现高调制速率与频率精度。

一款为移动设备设计的低功耗、高性能3D图形处理器，支持全编程顶点和像素操作。

该论文展示了一种在180纳米CMOS技术中实现的2 Gb/s双向芯片间数据收发器，采用差分电感器减少串扰并节省面积。

一款40 Gb/s CMOS串行链路接收器，具有自适应均衡和时钟数据恢复功能。

提出一种新型直角坐标转极坐标处理器架构，采用对数系统计算相位，无需乘法运算。

采用90nm技术开发的512Mb双通道移动DRAM，支持双通道独立操作和共享内存阵列。

开发了一种用于移动设备的高清H.264/MPEG-4双视频编解码器IP，支持实时高清视频处理，功耗仅64mW。

设计了一种1 Gb/s 5抽头分数间隔均衡器，用于CAT5e电缆的信号均衡。

提出一种自适应像素网络的CMOS指纹识别系统芯片，集成列并行处理器进行图像处理。

提出一种无时钟连续时间ADC-DSP-DAC系统，通过非均匀采样避免混叠失真

提出一种利用低频二阶互调抑制三阶互调的射频前端线性化技术。

设计了一种用于荧光寿命成像的全集成单光子雪崩二极管阵列，具有高时间分辨率。

提出一种用于集成相控阵的可变相位环形振荡器和PLL架构，减少关键模块，实现紧凑低功耗设计。

提出一种具有无限相位偏移和数字控制占空比的宽范围延迟锁定环（DLL）。

提出一种基于背栅偏置技术的快速唤醒电路，实现亚100纳秒的睡眠到激活模式转换。

本文提出了一种基于自适应数字校准的RF下变频混频器二阶互调失真消除方案。

无摘要信息，无法提供概要

无摘要信息，无法提供概要

2007年亚洲固态电路会议特辑介绍，聚焦亚洲IC设计与商业发展。

研究并设计了一种改进的片上电源轨ESD钳位电路，避免系统级ESD测试中的闩锁失效。

本文探讨了在数字CMOS中设计低面积主动反馈低噪声放大器（LNA）的方法，以满足多标准无线电的需求。

提出一种低功耗动态存储器字线解码器，显著降低未选中存储区的功耗和泄漏。

该期刊收录了多篇关于低功耗移动设备和高性能集成电路设计的论文。

该论文介绍了一种高线性度低噪声可变增益放大器及其连续增益控制技术。

通过canary细胞反馈机制实现SRAM待机功耗的动态优化

2008年IEEE固态电路期刊索引，涵盖所有技术条目和作者索引。

用于慢性双向脑机接口的22W通道频谱分析IC

提出一种用于10G-EPON系统的突发模式时钟数据恢复电路，采用单门控压控振荡器和1/6 DAC，显著降低频率误差。

一款低功耗音频DAC，采用三级动态元件匹配技术和无符号间干扰输出级，实现108 dB动态范围。

提出一种结合AB类和开关模式的电源调制器，适用于CDMA发射机，具有高带宽和低纹波特性。

一款128x128单光子图像传感器，具有列级10位时间数字转换功能，用于高精度时间分辨光学传感。

一种低功耗14位100MS/s流水线ADC，通过共享运放和电容技术实现小面积和低功耗。

本文介绍了一种在90纳米数字CMOS工艺中实现的150MS/s、133μW、7位ADC，采用两种新技术显著提高了能量效率。

一款用于移动脑电图系统的低功耗八通道EEG采集ASIC

提出一种40Gb/s时钟数据恢复电路，采用自适应决策点控制优化BER性能。

90nm数字CMOS工艺下52GHz相控阵接收前端设计

90nm CMOS工艺下实现5665 GHz注入锁定三倍频器，输出正交信号。

首款基于MLSD的多模光纤收发器，集成DSP和AFE，支持10Gb/s电子色散补偿。

本文介绍了一种在90纳米数字CMOS工艺中实现的紧凑型宽带前端设计，采用无电感LNA和单电感双频VCO。

本文介绍了一种用于双向高侧电流检测的仪表放大器，采用多路径间接电流反馈拓扑。

一款符合802.11n草案的双频CMOS MIMO无线电SoC，集成双频RF收发器和数字PHY/MAC。

本文介绍了一种用于高频连续时间模拟滤波器的现场可编程模拟阵列（FPAA）。

采用同心分布式有源变压器(DAT)在130nm CMOS工艺中实现全集成四频段GSM/GPRS功率放大器。

一款完全集成的14频段31至106 GHz UWB RF收发器，采用0.13μm SiGe BiCMOS技术。

一款低噪声宽带3.6GHz数字分数-N频率合成器，采用门控环形振荡器时间数字转换器实现高分辨率

一种采用集成陷波滤波器的低功耗WCDMA发射机，通过反馈滤波技术降低接收带噪声。

一种利用模式匹配和盒式采样降低功耗的振动陀螺仪读出接口。

首款集成多孔径图像传感器，采用0.11微米CMOS工艺，具有高动态范围和低噪声特性。

该论文提出了一种结合噪声耦合和时间交织技术的宽带高线性度ADC，实现了42 MHz带宽和98 dB THD。

本文设计了一种用于无线个人区域网络的脉冲超宽带发射机。

一款6至18 GHz可扩展的并发双频四波束相控阵接收器，采用130nm CMOS工艺实现。

一款符合蓝牙v2.1标准的单芯片CMOS无线电SoC，支持增强数据速率。

65纳米CMOS工艺中实现的高摆幅SST发射机，采用T-Coil增强，支持85 Gbps数据传输。

提出相关电平移位(CLS)技术，实现轨到轨性能并减少运算放大器增益误差。

提出一种改进相位噪声性能的谐波振荡器拓扑结构，通过类C操作实现相位噪声降低3.9 dB。

2008年IEEE JSSC特刊聚焦固态电路会议，涵盖多篇数据转换器论文。

无摘要信息，无法提供概要。

采用混合信号前馈路径实现IM3产物自适应消除的宽带直接转换接收机。

该论文描述了一种用于基于OADM的WDM网络的12.5 Gb/s MLSE接收器的快速功率瞬态管理功能。

65nm工艺下36路交织5位250MS/s ADC，采用冗余通道提高良率至88%。

2008年IEEE国际固态电路会议精选论文特刊，涵盖数据转换器、RF、模拟与无线通信等领域的最新创新。

提出一种新型自由轮电流控制方案，用于开关DC-DC转换器，实现负载无关的控制。

结合PLL和DLL的低杂散低相位噪声时钟乘法器

本文提出通过新型数字量化器和电荷泵偏移结合采样环路滤波器来抑制分数-N PLL输出中的杂散信号。

采用线性叠加技术的太赫兹CMOS频率发生器

提出一种将I/Q混频器与噪声消除balun-LNA合并的宽带拓扑结构

介绍了一种基于近场直接天线调制（NFDAM）技术的发射机架构，通过天线近场电磁边界条件的时间变化调制辐射远场信号，实现方向依赖性安全通信。

采用次谐波注入锁定技术实现UWB快速跳频，适用于WiMedia系统。