JSSC 2008第9期Memory90nm及以下SRAM

X-Calibration A Technique for Combating Excessive Bitline Leakage Current in Nan

提出X校准技术，有效解决纳米级SRAM位线泄漏电流问题。

320μA位线泄漏电流

SRAM位线泄漏X校准纳米技术SPICE仿真

▸创新点1：方法创新 - 提出X-calibration技术，将位线泄漏电流转化为平衡偏移电压，而非直接补偿泄漏电流，通过电压域处理简化了泄漏电流的抵消过程，提高了处理精度。

▸创新点2：电路创新 - 设计简单但高效的电路模块，用于在感测放大器输入端精确消除平衡偏移电压，确保感测操作不受泄漏电流影响，提升了SRAM的读取可靠性。

▸创新点3：性能创新 - 通过SPICE仿真和测试芯片验证，X-calibration技术可处理比传统补偿方案高83%的位线泄漏电流（最高达320μA），显著提升了SRAM在纳米工艺下的稳定性。

▸创新点4：系统创新 - 该技术可集成到现有SRAM架构中，无需复杂修改，适用于90nm及以下工艺节点，具有较高的实用性和可扩展性。

Abstract

In an SRAM circuit, the leakage currents on the bit lines are getting increasingly prominent with the dwindling of transistors’ threshold voltages as the technology scales down to 90 nm and beyond. Excessive bit-line leakage current results in slower read operations or even functional failure. In this paper, we present a new technique, called X-calibration, to combat this phenomenon. Unlike the previous method that attempts to com- pensate the leakage current directly, this scheme ﬁrst transform