← 返回 JSSC 论文列表JSSC 2008第4期RF & Wireless90nmPLLClock Generation
A 60-GHz CMOS Receiver Front-End With Frequency Synthesizer Toshiya Mitomo
一款采用90nm CMOS工艺的60GHz接收前端芯片，集成LNA、混频器和锁相环合成器。
22dB功率增益, 8.4dB噪声系数@61.5GHz
CMOS毫米波接收机锁相环60GHz
▸创新点1：全差分架构设计 - 该方法创新通过采用完全差分架构，有效抑制了寄生元件的影响，提高了系统的抗干扰能力和信号完整性，尤其在60 GHz高频段表现优异。
▸创新点2：低LO信号幅度工作 - 该电路创新通过优化本地振荡器（LO）设计，实现了在低信号幅度下的稳定工作，降低了功耗并提升了系统的能效比。
▸创新点3：片上偶极子天线接收 - 该系统创新通过集成片上偶极子天线，简化了外部组件需求，提高了集成度，同时实现了61.5 GHz频段的信号接收，展示了单芯片实现的潜力。
▸创新点4：频率合成器集成 - 该电路创新通过将相位锁定环（PLL）频率合成器集成到接收前端，实现了LO信号的片上生成，减少了对外部频率源的依赖，提升了系统的紧凑性和可靠性。
Abstract
Tachibana, Hiroaki Hoshino,
Y oshiaki Y oshihara, Member , IEEE, Y ukako Tsutsumi, and Ichiro Seto , Member , IEEE
Abstract—A 60-GHz receiver (RX) front-end chip fabricated
in 90 nm CMOS process is presented. The RX chip consists of
an LNA, a downconversion mixer , and a phase-locked loop syn-
thesizer. The RX chip is capable of generating LO signal from
phase-locked synthesizer. The components of the RX chip employ
fully differential architecture to avoid influences of parasitic
components and o