JSSC 2008第6期Clocking & PLLs

A CMOS Readout Circuit for SOI Resonant Accelerometer With 4- /22/103Bias Stability and 20-/22/103/61 /72/122Resolution Lin He, Student Member , IEEE, Yong

提出了一种用于SOI谐振加速度计的CMOS读出电路，采用全差分拓扑结构，提高了信噪比。

3.3V供电，140Hz/g比例因子，20Hz分辨率，4bias稳定性

加速度计偏置稳定性MEMS谐振器振荡器相位噪声

▸创新点1：全差分CMOS读出电路 - 采用全差分电路拓扑结构，显著提升信噪比（SNR），在3.3V电源电压下实现高性能信号处理，适用于SOI谐振加速度计。

▸创新点2：二阶AAC环路滤波器 - 通过引入二阶滤波技术，有效抑制噪声（尤其是1/f噪声），并减少振幅硬化效应引起的相位噪声，提升系统稳定性。

▸创新点3：新型斩波稳定整流器 - 采用创新的斩波技术，进一步降低噪声干扰，优化AAC环路性能，确保信号的高精度检测与处理。

▸创新点4：时间域驱动与传感分离 - 通过时间域分离驱动和传感操作，避免强驱动串扰，同时复用相同电极，简化系统设计并提高可靠性。

Abstract

dent Member , IEEE, Yong Ping Xu , Senior Member , IEEE, and Moorthi Palaniapan Abstract—A fully differential CMOS readout circuit for SOI res- onant accelerometer is reported. The readout circuit is essentially an oscillator , consisting of an oscillator and a low noise automatic amplitude control (AAC) loop. A differential sense resonator is proposed to facilitate fully differential circuit topology and im- proves the SNR under a 3.3-V supply. A second-order AAC loop ﬁlter and a novel chopper