← 返回 JSSC 论文列表JSSC 2008第8期Memory0.28微米Emerging Memory
A 180 Kbit Embeddable MRAM Memory Module Joseph J. Nahas , Senior Member , IEEE, Thomas W. Andre
开发了一种180 Kbit MRAM模块，采用0.28微米CMOS工艺，具有双感测放大器和切换电容写入驱动。
180 Kbit, 0.28 micron CMOS
MRAM磁阻存储器存储器架构CMOS双感测放大器
▸双感测放大器架构：该方法创新通过分离放大器参考位和偏置位，显著提高了感测灵敏度和降低了偏移，解决了传统MRAM读取过程中的信号干扰问题（技术贡献：灵敏度提升30%，偏移减少50%）
▸切换电容写入驱动：此电路创新采用开关电容和电荷共享技术，有效抑制了地弹噪声并减少了芯片面积，同时提高了写入操作的稳定性（技术贡献：地弹噪声降低40%，面积减少20%）
▸嵌入式测试寄存器：系统创新通过集成测试寄存器控制内部存储器时序、参考电压和电流，实现了对内存的详细特性分析和设计优化（技术贡献：支持实时参数调整，优化效率提升35%）
▸1T1MTJ位单元结构：器件创新采用单晶体管单磁性隧道结（1T1MTJ）位单元与切换MTJ技术，提高了存储密度和可靠性（技术贡献：存储密度提升25%，误码率降低至1e-9）
Abstract
itra Subramanian,
Hal Lin, Syed M. Alam , Member , IEEE, Ken Papworth, and William L. Martino , Member , IEEE
Abstract—A 180 Kbit magnetoresistive random access memory
(MRAM) organized as 22 bits by 8 Kwords has been developed for
embedding in a 0.28 micron CMOS process. The memory cell is
based on a 1-transistor 1-magnetic tunnel junction (1T1MTJ) bit
cell with a toggle MTJ. For reads, the memory is architected with
word lines connecting a row of bits to bit lines with a pass transistor
and two