← 返回 JSSC 论文列表JSSC 2008第5期Clocking & PLLs90nmVCO
Design of Wide Tuning-Range CMOS VCOs Using Switched Coupled-Inductors Murat Dem
该论文提出了一种采用开关耦合电感的宽调谐范围CMOS VCO设计，显著提升了调谐范围且仅小幅增加相位噪声和芯片面积。
61.9%调谐范围，11.75 GHz中心频率，7.7 mW功耗，1.2 V供电，106 dBc/Hz @1 MHz相位噪声
电压控制振荡器耦合电感CMOS调谐范围相位噪声
▸创新点1：采用开关耦合电感技术（方法创新），通过动态切换耦合电感数量（如从单电感扩展至双耦合电感），显著提升VCO调谐范围至61.9%，同时仅增加30%芯片面积，解决了高频下传统LC VCO调谐范围受限的问题。
▸创新点2：提出电感布局优化策略（电路创新），通过精确控制耦合电感的几何参数与相对位置，确保在宽调谐范围内保持稳定的电感品质因数（Q值），从而将相位噪声控制在-106 dBc/Hz@1MHz，实现性能与调谐范围的平衡。
▸创新点3：系统比较多种电容粗调谐方法（系统创新），基于测试结构与仿真数据，量化分析不同电容阵列（如二进制加权、分段式）对调谐线性度与相位噪声的影响，为高频VCO设计提供优化依据。
▸创新点4：在90nm CMOS工艺中实现高能效设计（电路创新），仅消耗7.7mW（1.2V电源）即达成11.75GHz中心频率，其品质因数（FOM）优于同类工作，验证了耦合电感结构在功耗与性能上的优势。
Abstract
Student Member , IEEE , and
Richard R. Spencer , Fellow, IEEE
Abstract—Two designs of voltage-controlled oscillators (VCOs)
with mutually coupled and switched inductors are presented in this
paper to demonstrate that the tuning range of an LC VCO can be
improved with only a small increase in phase noise and die area in a
standard digital CMOS process. Particular attention is given to the
layout of the inductors to maintain
across the tuning range. In
addition, different capacitive coarse-tuning