← 返回 JSSC 论文列表JSSC 2008第8期RF & Wireless0.18μmTransceiver
A Single-Chip UHF RFID Reader in 018 22m CMOS Process Wenting Wang Shuzuo Lou Ka
一款集成所有模块的单片UHF RFID读写器，采用0.18μm CMOS工艺，优化了多协议操作的功耗。
0.18μm CMOS, 276.4 mW, 10.4 dBm, -70 dBm, -5 dBm self-interferer
UHF RFID单片读写器CMOS工艺高线性度低相位噪声
▸创新点1：高线性度接收前端（电路创新） - 采用新型线性化技术，显著提高了接收前端的线性度，有效抑制了高达-5 dBm的自干扰信号，确保了在强干扰环境下的稳定接收性能。
▸创新点2：低相位噪声合成器（电路创新） - 设计了一种低相位噪声的频率合成器，通过优化环路滤波器和VCO结构，将相位噪声降低至-120 dBc/Hz @ 1 MHz偏移，提升了系统的频率稳定性和通信质量。
▸创新点3：高度可重构的混合信号基带架构（系统创新） - 提出了一种可动态配置的混合信号基带架构，支持多协议操作，通过灵活调整滤波器和数据速率，实现了功耗优化，适应不同动态范围和数据速率的需求。
▸创新点4：单芯片集成（系统创新） - 在0.18μm CMOS工艺下实现了RF收发器、IQ数据转换器和数字基带的单片集成，显著减小了芯片面积（18.3 mm²），降低了功耗（最大276.4 mW），提升了系统整体性能。
Abstract
A single-chip UHF RFID reader that integrates all
building blocks—including an RF transceiver, IQ data converters,
and a digital baseband—is implemented in a 0.18
m CMOS
process. A high-linearity RX front-end and a low-phase-noise
synthesizer are proposed to handle the large self-interferer, which
is a key challenge in the reader RX design. Highly reconfigurable
mixed-signal baseband architecture for channel-selection filtering
is proposed to achieve power optimization for multi-protocol op-
erati