JSSC 2008第7期Power Management90nmTDC

A Local Passive Time Interpolation Concept for V ariation-Tolerant High-Resoluti

提出一种高分辨率、低延迟的时间数字转换器，采用被动电压分压器进行局部插值，具有抗工艺变化的鲁棒性。

4.7 ps时间分辨率，1.2 LSB积分非线性，0.6 LSB微分非线性

时间数字转换器被动插值高分辨率抗工艺变化低延迟

▸创新点1：采用被动电压分压器进行局部时间插值（方法创新），通过电压分压器在局部范围内实现高精度时间插值，避免了传统主动插值电路的高功耗和复杂性，同时实现了4.7 ps的高分辨率。

▸创新点2：构造单调性设计以增强抗工艺变化能力（电路创新），通过差分反相器延迟线和被动插值的组合设计，确保TDC输出单调性，显著提升了在工艺波动下的鲁棒性，实测DNL为0.6 LSB。

▸创新点3：高分辨率与低延迟协同优化（系统创新），结合粗量化延迟线和局部插值技术，在90 nm工艺下实现4.7 ps分辨率的同时保持低延迟和低死区时间，满足实时应用需求。

▸创新点4：理论推导停止信号不确定性与局部变异对分辨率的限制（理论创新），为高精度TDC设计提供了量化分析框架，指导实际电路优化。

Abstract

mber , IEEE, Siegmar Koeppe, Dominik Lorenz, Winfried Kamp, Ronald Kuenemund, and Doris Schmitt-Landsiedel, Member , IEEE Abstract—Time-to-digital converters (TDCs) are promising building blocks for the digitalization of mixed-signal functionality in ultra-deep-submicron CMOS technologies. A short survey on state-of-the-art TDCs is given. A high-resolution TDC with low latency and low dead-time is proposed, where a coarse time quan- tization derived from a differential inverter delay-line is loc