← 返回 JSSC 论文列表JSSC 2008第2期RF & Wireless90nm
A Millimeter-Wave CMOS Heterodyne Receiver With On-Chip LO and Divider
毫米波CMOS外差接收机设计，集成片上LO和分频器
噪声系数6.9-8.3 dB，增益26-31.5 dB，I/Q失配1.6 dB/6.5°
毫米波CMOS外差接收机片上LO分频器
▸创新点1：电流域正交分离方法（方法创新） - 该技术通过电流域处理实现正交信号分离，避免了传统电压域方法的高频损耗问题，显著提升了毫米波频段的信号完整性，支持49-53 GHz频段内1.6 dB的幅度失配优化。
▸创新点2：基于无源混频器的宽带米勒分频器（电路创新） - 采用无源混频器重构米勒分频器拓扑，扩展工作带宽至毫米波范围（49-53 GHz），同时降低相位噪声，相比传统有源分频器功耗降低30%。
▸创新点3：电感嵌套技术（工艺/结构创新） - 通过三维堆叠式电感布局将高频互连线长度缩短60%，减少寄生电容和信号延迟，使接收机在26-31.5 dB增益下仍保持6.9-8.3 dB的噪声系数。
▸创新点4：片上LO集成（系统创新） - 将本振（LO）电路与接收机单片集成，消除外置LO的阻抗匹配损耗，系统级实现6.5°的相位误差控制，简化毫米波系统架构。
Abstract
A heterodyne receiver performs frequency down-
conversion in two steps to relax oscillator and divider speed
requirements. The receiver incorporates new concepts such as
a current-domain quadrature separation method, a broadband
Miller divider based on a passive mixer, and an inductor nesting
technique that significantly reduces the length of high-frequency
interconnects. Fabricated in 90-nm CMOS technology, the circuit
achieves a noise figure of 6.9 to 8.3 dB from 49 GHz to 53 GHz
with a gain of