JSSC 2008第7期Data Converters0.35μm CMOSDelta-Sigma ADC

A Single-Die 124 dB Stereo Audio Delta-Sigma ADC With 111 dB THD

一款高效能立体声Delta-Sigma ADC，具有124 dB动态范围和111 dB THD。

124 dB动态范围, 111 dB THD, 20 kHz带宽, <330 mW功耗

Delta-Sigma ADC高精度立体声低功耗多级量化器

▸创新点1：单环五阶33级模拟调制器的设计（方法创新）。该设计通过高阶单环结构实现了124 dB的动态范围和111 dB的THD，显著提高了音频ADC的信噪比和线性度，同时降低了功耗。

▸创新点2：采用非均匀加权量化器的插值多级量化器（电路创新）。这种量化器替代了传统的5位闪存型量化器，减少了信号依赖性能量，提高了量化精度，同时降低了内部通道耦合和功耗。

▸创新点3：正负前馈路径设计（系统创新）。通过引入正负前馈路径，有效抑制了调制器环路内的信号依赖性能量，进一步提高了系统的稳定性和性能。

▸创新点4：高集成度单芯片设计（系统创新）。该芯片集成了两个模拟调制器、片上带隙基准电路、抽取滤波器和串行接口电路，核心芯片面积仅为14.8 mm²，总功耗低于330 mW，实现了高集成度和低功耗的完美结合。

Abstract

This paper presents a highly power-efﬁcient stereo delta-sigma ADC designed for high-precision applications, with measured inter-channel isolation over 130 dB. This design adopts a single-loop, ﬁfth-order , 33 level analog modulator with posi- tive and negative feedforward paths. An interpolated multilevel quantizer with unevenly weighted quantization levels replaces a conventional 5-bit ﬂash type quantizer. These new techniques sup- press signal dependent energy inside the delta-sigma loop, red