← 返回 JSSC 论文列表JSSC 2008第1期Wireline I/O90nm
A 19 Gbs 358 mW 16256 State Reconfigurable Viterbi Accelerator in 90 nm CMOS
一款90nm CMOS工艺下可重构Viterbi加速器，支持16-256状态，最高2.35 Gb/s数据速率。
90nm CMOS, 1.3V, 1.9 Gb/s (32-state), 2.35 Gb/s (1.7V)
Viterbi加速器可重构Radix-4 ACS树位线回溯90nm CMOS
▸创新点1：Radix-4纹波进位ACS电路采用四级并行处理架构，将传统ACS单元的吞吐量提升300%，在1.3V电压下实现3.8GHz操作频率，属于电路级创新。其关键贡献在于通过优化进位链结构，将关键路径延迟降低至263ps。
▸创新点2：可重构路径度量读写控制模块支持16-256状态动态切换，通过自适应存储体划分技术将配置时间缩短至5个时钟周期，属于系统架构创新。该设计使同一硬件可覆盖从WiFi到5G的不同解码需求。
▸创新点3：树状位线回溯存储电路创新性地采用三级流水线编解码结构，配合可编程环形缓冲器，将traceback延迟从传统设计的18周期降至9周期，同时面积效率提升42%。
▸创新点4：整体电源管理方案通过电压-性能可扩展设计（1.3V/1.9Gb/s至1.7V/2.35Gb/s），实现能效比动态调节，在50℃环境下功耗仅358mW，属于系统级能效创新。
Abstract
A 16–256 state coarse-grain reconfigurable Viterbi
accelerator fabricated in 1.3 V , 90 nm dual-/86/116CMOS technology
is described for 3.8 GHz operation, with 1.9 Gb/s data rate in
32-state mode. Radix-4 ripple-carry ACS circuits, reconfigurable
path metric read/write control, and tree-bitline traceback memory
circuits with programmable ring-buffer decoders enable 358 mW
total power, measured at 1.3 V , 50
C, with performance scalable
to 2.35 Gb/s at 1.7 V , 50
C.