← 返回 JSSC 论文列表JSSC 2008第12期Clocking & PLLs0.13μm CMOS
Class-C Harmonic CMOS VCOs With a General Result on Phase Noise Andrea Mazzanti
提出一种改进相位噪声性能的谐波振荡器拓扑结构，通过类C操作实现相位噪声降低3.9 dB。
4.90-5.65 GHz, 4.50–5.00 GHz, 130 dBc/Hz @ 3 MHz, 1.4 mW
谐波振荡器相位噪声类C操作时间变电路分析振幅稳定性
▸创新点1：类C操作核心晶体管（方法创新） - 通过将核心晶体管工作在类C模式，显著提升了相位噪声性能，理论分析表明相比传统差分对LC振荡器，相位噪声改善了3.9 dB，同时保持相同的电流消耗。这一创新优化了晶体管的导通角，提高了能量转换效率。
▸创新点2：尾偏置电流噪声的自然抑制（电路创新） - 该设计通过电路拓扑结构的优化，实现了对尾偏置电流噪声的自然抑制，无需额外的噪声滤波电路，从而简化了设计并降低了功耗。这一特性在1.4 mW的低功耗下实现了低于-130 dBc/Hz @ 3 MHz的相位噪声。
▸创新点3：无敏感寄生节点（系统创新） - 通过消除对杂散电容敏感的寄生节点，提高了电路的稳定性和可靠性。这一创新减少了由寄生效应引起的频率漂移和相位噪声，使得振荡器在宽频率范围内（4.50–5.65 GHz）保持高性能。
▸创新点4：通用谐波振荡器相位噪声分析（理论创新） - 论文提出了一个通用的谐波振荡器相位噪声分析框架，将以往特定LC振荡器拓扑的相位噪声关系归纳为特例，提供了一个简洁而普适的理论结果，为未来振荡器设计提供了理论基础。
Abstract
Member , IEEE
Abstract—A harmonic oscillator topology displaying an im-
proved phase noise performance is introduced in this paper.
Exploiting the advantages yielded by operating the core tran-
sistors in class-C, a theoretical 3.9 dB phase noise improvement
compared to the standard differential-pair LC-tank oscillator
is achieved for the same current consumption. Further benefits
derive from the natural rejection of the tail bias current noise,
and from the absence of parasitic nodes sensitive t