← 返回 JSSC 论文列表JSSC 2008第8期Memory65nmSRAM
Simple Statistical Analysis Techniques to Determine Optimum Sense Amp Set Times
提出统计分析方法优化SRAM感应放大器设置时间
65nm CMOS
统计分析方法SRAM感应放大器比特线泄漏时序波动
▸创新点1：统计分析方法减少仿真次数 - 提出了一种基于统计分析的优化方法，通过少量电路仿真即可准确预测SRAM设计中感应放大器的最佳设置时间，显著降低了传统全仿真方法的时间和计算资源消耗（方法创新）。
▸创新点2：评估比特线泄漏分布 - 开发了一种新的统计技术，用于量化比特线泄漏的分布特性，结合65 nm CMOS工艺的实际数据，为感应放大器设计提供了更精确的泄漏电流模型（电路创新）。
▸创新点3：分析控制电路时序波动 - 通过统计建模和仿真验证，系统性地分析了控制电路时序波动对感应放大器性能的影响，提出了时序容限优化方案，提升了SRAM的可靠性和稳定性（系统创新）。
▸创新点4：信号发展与不对称性联合优化 - 结合信号发展统计模型和感应放大器不对称性分析，提出动态调整策略，在65 nm工艺下实现了10%以上的时序裕度提升（性能指标创新）。
Abstract
Statistical analysis techniques are described, in-
volving a relatively small number of actual circuit simulations,
to accurately determine the optimum sense amp set time for
SRAM designs. Techniques to generate and evaluate the statis-
tical distributions for bit line leakage, signal development, sense
amp asymmetry and timing fluctuations in control circuits are
discussed with important implications to sense amp design. The
procedure is outlined in detail using representative circuits and
simul