JSSC 2008第12期Clocking & PLLsPLL

Spurious Tone Suppression Techniques Applied to a Wide-Bandwidth 24 GHz Fraction

本文提出通过新型数字量化器和电荷泵偏移结合采样环路滤波器来抑制分数-N PLL输出中的杂散信号。

975 kHz环路带宽，12 MHz参考频率，最差参考杂散功率-70 dBc，最差带内分数杂散功率-64 dBc

分数-N PLL杂散信号抑制数字量化器电荷泵偏移采样环路滤波器

▸创新点1：新型数字量化器（方法创新） - 采用一种新型数字量化器替代传统的/1/6调制器，显著降低了分数-N PLL输出中的杂散信号，提升了信号纯度。

▸创新点2：电荷泵偏移结合采样环路滤波器（电路创新） - 通过引入电荷泵偏移并结合采样环路滤波器，有效抑制了电荷泵的非线性效应，进一步减少了杂散信号的影响。

▸创新点3：相位噪声消除技术（系统创新） - 提出并实现了一种相位噪声消除技术，应用于2.4 GHz ISM频段的CMOS PLL中，显著降低了相位噪声，最坏情况下参考杂散功率为-70 dBc，分数杂散功率为-64 dBc。

▸创新点4：宽带宽设计（系统创新） - 设计了具有975 kHz环路带宽和12 MHz参考频率的PLL，实现了宽带宽和高频率稳定性，适用于多种应用场景。

Abstract

This paper demonstrates that spurious tones in the output of a fractional-N PLL can be reduced by replacing the /1/6 modulator with a new type of digital quantizer and adding a charge pump offset combined with a sampled loop ﬁlter. It describes the underlying mechanisms of the spurious tones, proposes techniques that mitigate the effects of the mechanisms, and presents a phase noise cancelling 2.4 GHz ISM-band CMOS PLL that demonstrates the techniques. The PLL has a 975 kHz loop bandwidth and a