← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2008第12期RF & Wireless90nm

A 52 GHz Phased-Array Receiver Front-End in 90 nm Digital CMOS Karen Scheir Stud

90nm数字CMOS工艺下52GHz相控阵接收前端设计
0.1mm²/50, 65mW, 30dB最大增益, 7.1dB最小噪声
60GHzCMOS毫米波相控阵QVCO
▸创新点1：基于LO相移的两路径相控阵接收器设计，采用本地振荡器（LO）相位调整技术实现波束成形，避免了传统移相器的高功耗和复杂度，显著降低了系统功耗（65 mW）和面积（0.1 mm²）。
▸创新点2：不匹配级联RF模块的创新架构，摒弃传统50欧姆匹配要求，通过优化级联方式提升设计自由度，减少额外功耗和面积开销，同时实现30 dB的最大增益和7.1 dB的噪声系数。
▸创新点3：宽调谐范围QVCO（正交压控振荡器）设计，实现8 GHz的连续调谐范围，覆盖60 GHz频段并预留工艺/温度变化余量，解决了现有文献中VCO调谐范围不足（仅10%）的关键问题。
▸创新点4：集成增益选择功能的低功耗系统设计，通过动态路径切换优化接收器性能，在52 GHz工作频点下平衡增益（30 dB）与噪声（7.1 dB）指标，适用于毫米波通信的波束成形应用场景。
Abstract
ent Member , IEEE , Jonathan Borremans, Member , IEEE, Piet Wambacq , Member , IEEE, and Yves Rolain , Fellow, IEEE Abstract—The commercial potential of the 60 GHz band, in com- bination with the scaling of CMOS, has resulted in a lot of plain digital CMOS circuits and systems for millimeter-wave applica- tion. This work presents a 90 nm digital CMOS two-path 52 GHz phased-array receiver , based on LO phase shifting. The system uses unmatched cascading of RF building blocks and features gain se-