JSSC 2008第10期RF & Wireless0.18μm

A Digitally Modulated Polar CMOS Power Ampliﬁer With a 20-MHz Channel Bandwidth

一种采用数字极性架构的CMOS射频功率放大器，提升高线性信号放大时的功率效率。

0.18μm CMOS, 1.7V, 1.6GHz载频, 20MHz带宽, 6.7% PAE, -26.8dB EVM, 13.6dBm输出功率

CMOS功率放大器数字极性架构线性插值频谱抑制功率效率

▸数字极性架构：采用数字极性架构（Digital Polar Architecture）实现高效功率放大，通过分离相位和幅度路径，显著提升高线性度信号放大时的整体功率效率（PAE达到6.7%），属于系统级创新。

▸64并行RF放大器：通过64个并行RF放大器单元（Unit Amplifiers）的数字化激活（6-bit编码控制），实现非恒定包络RF输出的动态重构，完成数字到RF的直接转换（Digital-to-RF Conversion），属于电路拓扑创新。

▸四倍线性插值技术：利用四倍线性插值（Four-fold Linear Interpolation）结合过采样（Oversampling），有效抑制离散时间到连续时间转换产生的频谱镜像（Spectral Images），提升20 MHz信道带宽下的信号完整性，属于算法级创新。

▸高集成度CMOS实现：在0.18μm CMOS工艺中集成1.6 GHz载频的功率放大器，仅占用1.8 mm²芯片面积，同时支持13.6 dBm线性输出功率和145 mA低功耗（1.7V供电），体现工艺与设计的协同优化。

Abstract

This paper presents a CMOS RF power ampliﬁer that employs a digital polar architecture to improve the overall power efﬁciency when amplifying signals with high linearity require- ments. The power ampliﬁer comprises 64 parallel RF ampliﬁers that are driven by a constant envelope RF phase-modulated signal. The unit ampliﬁers are digitally activated by a 6-bit envelope code to construct a non-constant envelope RF output, thereby performing a digital-to-RF conversion. In order to suppress the spectr