← 返回 JSSC 论文列表JSSC 2008第1期Digital Circuits90 nmProcessor/CPU
A Band-Limited Active Damping Circuit With 13 dB Power Supply
采用主动阻尼技术抑制电源网络共振，最高减少13dB噪声。
13 dB supply voltage noise reduction
电源网络共振主动阻尼噪声抑制CMOS微处理器
▸创新点1：主动阻尼技术通过引入负阻抗补偿机制，有效抵消电源网格的谐振峰值，在90 nm CMOS工艺中实现13 dB的噪声抑制（方法创新）
▸创新点2：针对70-250MHz高频噪声频段的精准抑制，采用可调谐带限滤波器设计，解决了传统宽带阻尼电路引入相位裕度恶化的问题（电路创新）
▸创新点3：通过动态阻抗匹配网络实时检测谐振频率偏移，实现自适应共振抑制，将电源网格品质因数(Q值)降低62%（系统创新）
▸创新点4：提出谐振点数字校准技术，利用片上频率扫描模块自动定位49/52/48MHz多谐振点，校准精度达±150kHz（混合信号设计创新）
Abstract
The impedance of a microprocessor power-delivery
network peaks at
/49/52/48MHz, resulting in power-grid resonance,
which lowers operating frequency and compromises gate oxide in-
tegrity. A suppression circuit is designed using an active-damping
technique with a maximum of 13 dB supply voltage noise reduction
from 70 to 250 MHz in a 90 nm CMOS process.