← 返回 JSSC 论文列表JSSC 2008第10期Memory0.13μmSRAM
A V ariation-Tolerant Sub-200 mV 6-T Subthreshold SRAM Bo Zhai Scott Hanson Stu
提出一种深亚阈值6-T SRAM设计，采用门控反馈写入辅助技术，在0.13微米CMOS工艺下实现193mV至1.2V工作电压范围，能耗降低36%。
0.13μm CMOS, 193mV-1.2V, 36%能耗降低
深亚阈值SRAM低电压变异性容忍能耗优化
▸门控反馈写入辅助技术：通过引入门控反馈机制，显著提高了SRAM在亚阈值电压下的写入稳定性，解决了传统6-T SRAM在超低电压下写入失败率高的问题，实测最低工作电压可降至193mV。
▸可调节的脚部和头部结构：采用动态可调的脚部（footer）和头部（header）结构，优化了SRAM单元的电流路径，在保持低功耗的同时提升了读写速度，相比传统设计能耗降低36%。
▸体偏置技术扩展电压缩放极限：通过动态体偏置技术，有效抑制了工艺波动对亚阈值SRAM性能的影响，扩展了电压缩放范围，使芯片在0.13μm工艺下实现稳定的超低电压工作。
▸单端6-T SRAM架构：创新性地采用单端设计替代传统差分结构，在保证功能完整性的同时将面积缩减50%，为高密度亚阈值存储器设计提供了新思路。
Abstract
IEEE, and
Dennis Sylvester, Senior Member , IEEE
Abstract—In this paper, we present a deep subthreshold 6-T
SRAM, which was fabricated in an industrial 0.13
m CMOS
technology. We first use detailed simulations to explore the chal-
lenges of ultra-low-voltage memory design with a specific emphasis
on the implications of variability. We then propose a single-ended
6-T SRAM design with a gated-feedback write-assist that remains
robust deep in the subthreshold regime. Measurements of a test
chip sho