JSSC 2008第4期Data Converters0.13μm

A 12-Bit 10-MHz Bandwidth Continuous-Time 61 ADC With a 5-Bit 950-MSs VCO-Based

本文探讨了在连续时间ADC中使用VCO量化技术，实现了86/72 dB SNR/SNDR的性能。

0.13μm CMOS, 1.2V, 950MS/s

模数转换量化器环形振荡器Σ-Δ压控振荡器

▸创新点1：采用5位VCO量化器，实现950 MHz高速时钟频率，显著提升ADC的采样速率和带宽性能，同时通过VCO的电压-频率转换特性实现量化噪声的一阶整形。

▸创新点2：通过二阶CT ΔΣ ADC拓扑结合VCO量化器，实现三阶噪声整形，有效抑制量化噪声，提升信噪比（SNR）和信噪失真比（SNDR）至86/72 dB。

▸创新点3：将VCO量化器直接连接到内部DAC，实现动态元件匹配（DEM），减少DAC的非线性误差，提高ADC的整体线性度和精度。

▸创新点4：在0.13μm CMOS工艺下实现低功耗设计，仅消耗40 mW功耗（1.2 V电源），同时占用640μm × 660μm的紧凑芯片面积，兼顾高性能与小尺寸。

Abstract

er , IEEE, and Michael H. Perrott , Member , IEEE Abstract—The use of VCO-based quantization within contin- uous-time (CT) /6/1 analog-to-digital converter (ADC) structures is explored, with a custom prototype in 0.13 m CMOS showing measured performance of 86/72 dB SNR/SNDR with 10 MHz bandwidth while consuming 40 mW from a 1.2 V supply and occupying an active area of 640 m 660 m. A key element of the ADC structure is a 5-bit VCO-based quantizer clocked at 950 MHz which achieves ﬁrst-order no