← 返回 JSSC 论文列表
📄 下载 JSSC 原文 PDF
JSSC 2008第7期RF & Wireless90nmLNA

A 64 GHz LNA With 155 dB Gain and 65 dB NF in 90 nm CMOS Stefano Pellerano Membe

本文介绍了一种用于毫米波应用的90nm CMOS集成LNA，具有高增益和低噪声。
90nm CMOS, 1.65V, 64GHz, 15.5dB增益, 6.5dB NF
CMOS集成电路电磁分析阻抗匹配毫米波放大器噪声测量
▸创新点1：基于电磁仿真和RC寄生提取的建模方法，该方法通过结合高频电磁仿真和精确的RC寄生提取，实现了毫米波频段的‘构造即正确’设计，确保了首次流片成功，显著提高了设计效率和准确性。
▸创新点2：双级共源共栅LNA设计，采用两级共源共栅结构，在64 GHz频段实现了15.5 dB的高增益和6.5 dB的低噪声系数，同时每级仅消耗26 mA电流，展现了优异的功耗性能平衡。
▸创新点3：毫米波噪声测量的自定义设置，论文详细描述了一种专门用于毫米波频段的噪声测量系统，解决了高频噪声测量的技术难题，为毫米波电路测试提供了可靠的解决方案。
▸创新点4：在90 nm CMOS工艺下实现高性能毫米波LNA，通过优化电路设计和布局，在低成本CMOS工艺中实现了与先进工艺相媲美的性能，为毫米波应用的商业化提供了技术支撑。
Abstract
ishnamurthy Soumyanath , Member , IEEE Abstract—This paper presents an integrated LNA for mil- limeter-wave applications implemented in 90 nm CMOS tech- nology. Modeling methodology based solely on electromagnetic simulations, RC parasitic extraction and device measurements up to 20 GHz allows for “correct-by-construction” design at mm-wave frequencies and first-pass silicon success. The dual-stage cascode LNA has a peak gain of 15.5 dB at 64 GHz with a NF of 6.5 dB, while drawing 26 mA per stage