JSSC 2008第6期RF & Wireless90nm

A Single Analog-to-Digital Converter That Converts Two Separate Channels I and Q

提出一种同时转换双通道的ADC架构，适用于便携式宽带无线电接收器。

90nm CMOS, 2.5V/1.2V, 40MS/s, 58.4dB SNR, 56.5dB SNDR

模数转换器CMOS模拟集成电路流水线ADC双通道宽带接收器

▸创新点1：双通道同步转换技术（方法创新） - 该ADC架构实现了对I和Q两个独立通道的同时转换，通过共享部分流水线阶段降低了功耗和面积，同时保持了高精度（SNR 58.4 dB, SNDR 56.5 dB）。这种设计特别适用于便携式宽带无线电接收机，解决了传统设计中需要两个独立ADC的问题。

▸创新点2：基于流水线的混合架构（系统创新） - 采用独特的流水线结构，前级为独立双通道设计，后级共享流水线阶段。这种混合架构在保证通道隔离度的同时，显著减少了芯片面积（总面积1.727 mm²，单通道等效面积0.864 mm²）和功耗（总功耗50 mW，单通道25 mW）。

▸创新点3：非重叠时钟生成系统（电路创新） - 设计了专用的时钟生成电路，为双通道流水线ADC提供精确的非重叠时钟相位。这一创新确保了双通道采样时序的精确同步，有效降低了通道间串扰，是实现高精度（DNL 0.48/+0.58 LSB, INL 1 LSB）的关键技术。

▸创新点4：90nm CMOS工艺优化实现（工艺创新） - 在90nm全数字CMOS工艺上实现了模拟-数字混合信号设计，通过创新的电路布局和电源管理（模拟部分2.5V，数字部分1.2V），在40MHz采样率下实现了10位分辨率的高性能ADC。

Abstract

ior Member , IEEE, David LoCascio, Christopher Cavanagh, M. Nizam Kabir, and Chris Guenther Abstract—An analog-to-digital converter (ADC) architecture that simultaneously converts two channels is presented. The ADC is intended for use in portable broadband radio receivers that employ in-phase (I) and quadrature (Q) signal paths and will provide an optimal combination of low cost, low power, and high performance. The architecture is pipeline based and employs two separate ﬁrst stages followed by