← 返回 JSSC 论文列表JSSC 2008第12期Data Converters0.18μmPipeline ADCOp-Amp
A 14-b 100-MSs Pipelined ADC With a Merged SHA and First MDAC Byung-Geun Lee Mem
一种低功耗14位100MS/s流水线ADC，通过共享运放和电容技术实现小面积和低功耗。
0.18μm DGO CMOS, 3V, 100MS/s, 72.4dB SNDR, 88.5dB SFDR, 11.7 ENOB
模数转换器流水线ADC低功耗小面积电容共享
▸创新点1：共享运放于连续流水线级（电路创新）。通过在两个连续的流水线级之间共享一个运算放大器，显著降低了功耗和芯片面积，同时保持了高精度和高速度的性能。
▸创新点2：前端SHA与首级MDAC完全合并（系统创新）。将前端采样保持放大器（SHA）与首级乘法数模转换器（MDAC）完全合并，进一步减少了功耗和面积，提高了系统的集成度和效率。
▸创新点3：采用电容共享技术（电路创新）。通过电容共享技术，减少了电容器的使用数量，降低了芯片面积和功耗，同时保持了ADC的高分辨率和低失真特性。
▸创新点4：在0.18μm双栅氧化层CMOS工艺中实现（工艺创新）。采用先进的0.18μm双栅氧化层CMOS工艺，实现了高性能和低功耗的ADC设计，满足了现代无线通信系统对ADC的高要求。
Abstract
, IEEE ,
Gabriele Manganaro, Senior Member , IEEE, and Jonathan W. V alvano, Member , IEEE
Abstract—A low-power 14-b 100-MS/s analog-to-digital con-
verter (ADC) is described. The prototype ADC achieves low-power
consumption and small die area by sharing an opamp between two
successive pipeline stages. Further reduction of power and area
is achieved by completely merging the front-end sample-and-hold
amplifier (SHA) into the first multiplying digital-to-analog con-
verter (MDAC) using the proposed