← 返回 JSSC 论文列表JSSC 2008第2期Clocking & PLLs0.25μm
A 2.7-mW 2-MHz Continuous-Time /6/1Modulator With a Hybrid Active–Passive
提出一种混合主动-被动环路滤波器的第五阶连续时间ΔΣ调制器，具有低功耗和高鲁棒性。
0.25μm CMOS, 1.5V, 2MHz带宽, 150MHz时钟, 1.8mA
连续时间ΔΣ调制器混合滤波器低功耗鲁棒性GPS
▸创新点1：混合主动-被动环路滤波器设计（方法创新）。该设计结合了主动滤波器的精确性和被动滤波器的低功耗特性，显著降低了系统功耗（27mW）同时保持高动态范围（68dB），解决了传统CT调制器中功耗与性能难以兼顾的问题。
▸创新点2：仅使用三个主动积分器的架构优化（电路创新）。通过减少主动积分器数量（传统方案需4-5个），在保证第五阶噪声整形效果的前提下，降低了芯片面积和功耗（1.8mA@1.5V），实现了硬件效率的提升。
▸创新点3：对环路延迟、时钟抖动和RC变化的鲁棒性增强（系统创新）。采用混合滤波器结构和时序补偿技术，使调制器在150MHz时钟下能容忍2MHz带宽内的时序误差，IM3指标达75dB，适用于GPS/WCDMA等对时序敏感的应用场景。
▸创新点4：0.25μm CMOS工艺下的高能效实现（工艺创新）。通过寄生参数优化和混合信号设计，在成熟工艺节点实现2MHz信号带宽下61.2dB的SNDR，验证了低成本工艺支持高性能射频系统的可行性。
Abstract
In this paper, passive continuous-time (CT)/6/1mod- ulators are briefly reviewed and compared with conventional ac- tive CT /6/1modulators. A fifth-order CT /6/1modulator with a hybrid active–passive loop filter is realized with only three active integrators. The hybrid CT /6/1modulator is robust to the excess loop delay, clock jitter, and RC product variations. The prototype chip is designed in a 0.25- m CMOS technology targeting for GPS or WCDMA applications. The experimental results show that the prototype /6/1 modulator achieves a 68-dB dynamic range and a 75 dB IM3 over a 2-MHz bandwidth with a 150-MHz clock, con- suming 1.8 mA from a 1.5-V supply.