← 返回 JSSC 论文列表JSSC 2008第11期Data Converters90nmDelta-Sigma ADCNeural Network Accelerator
A Continuous-Time ADCDSPDAC System With No Clock and With Activity-Dependent Pow
提出一种无时钟连续时间ADC-DSP-DAC系统，通过非均匀采样避免混叠失真
8-bit分辨率，90nm CMOS工艺
异步处理连续时间数字滤波器延迟元件Delta调制器无混叠转换
▸创新点1：无时钟连续时间数字信号处理（方法创新）。该论文提出了一种无需时钟的连续时间数字信号处理系统，通过消除采样步骤避免了混叠失真，从而显著降低了带内失真功率。这种设计突破了传统DSP依赖时钟采样的限制，实现了真正的连续时间域信号处理。
▸创新点2：基于延迟元件的可编程横向FIR滤波器（电路创新）。系统采用连续延迟元件构建可编程FIR滤波器，在90nm CMOS工艺中实现。这种结构避免了传统数字滤波器对时钟的依赖，同时通过可编程性支持灵活的信号处理功能，为连续时间系统提供了关键处理模块。
▸创新点3：活动依赖的动态功耗调节（系统创新）。系统所有操作均由信号驱动，实现了功耗与输入活动自动匹配的动态调节机制。这种设计显著提升了能效，特别适合对功耗敏感的应用场景，体现了系统级的创新优化。
▸创新点4：无毛刺输出的定制DAC设计（电路创新）。论文开发了专用DAC结构，确保输出波形无毛刺现象。这一创新解决了连续时间系统中常见的输出瞬态问题，提高了信号完整性，为系统可靠运行提供了保障。
Abstract
dis , Fellow, IEEE
Abstract—A continuous-time system that converts its analog
input to a continuous-time digital representation without sam-
pling, then processes the information digitally without the aid of a
clock, is presented. Without sampling there is no aliasing, which
reduces the in-band distortion power by not aliasing into band
out-of-band distortion components. The 8-bit system, fabricated
in a 90 nm CMOS process, utilizes continuous delay elements
as part of a programmable transversal