JSSC 2008第4期Memory70nm

A 70 nm 16 Gb 16-Level-Cell NAND ﬂash Memory Noboru Shibata Hiroshi Maejima Kats

70纳米工艺16Gb 16级单元NAND闪存，实现4位存储，提升存储密度。

16Gb存储容量，0.62 MB/s编程吞吐量

NAND闪存16级单元70纳米工艺存储密度编程方法

▸创新点1：16级单元存储技术（系统创新）。通过将每个存储单元的比特数从传统的1-4位提升至4位（16级），实现了在70纳米设计规则下存储密度的显著提升，相比4级单元（4LC）密度翻倍，相比单比特单元（SLC）密度提升四倍。

▸创新点2：抑制浮栅耦合效应的新编程方法（方法创新）。采用创新的编程算法，有效减少了相邻存储单元间的浮栅耦合干扰，使得16级单元的阈值电压分布更窄，从而提高了存储可靠性和数据完整性。

▸创新点3：无额外锁存器的缓存编程功能（电路创新）。通过优化编程序列和电路设计，实现了缓存编程功能而无需增加额外的锁存器，简化了电路结构并降低了成本，同时实现了0.62 MB/s的编程吞吐量。

▸创新点4：编程序列优化（方法创新）。通过优化编程顺序和时序控制，进一步提升了编程速度和效率，使得16级单元的高密度存储在实际应用中更具可行性。

Abstract

A 16 Gb 16-level-cell (16LC) NAND ﬂash memory using 70 nm Design Rule has been developed [1]. This 16LC NAND ﬂash memory can store 4 bits in a cell which enabled double bit density comparing to 4-level-cell (4LC) NAND ﬂash, and quadruple bit density comparing to single-bit (SLC) NAND ﬂash memory with the same design rule. New programming method suppresses the ﬂoating gate coupling effect and enabled the narrow /86/116/104distribution for 16LC. The cache-program func- tion can be achievable witho