← 返回 JSSC 论文列表JSSC 2008第3期Clocking & PLLs90nmVCOCDR
A 20-Gbs Burst-Mode Clock and Data Recovery Circuit Using Injection-Locking Tech
采用注入锁定技术的20Gb/s突发模式时钟数据恢复电路，实现高速低功耗操作。
20Gb/s, 175mW, 1.5V, BER < 10^-12
时钟数据恢复注入锁定高速低功耗CMOS
▸创新点1：注入锁定技术实现高速操作（方法创新）。通过将数据速率的频谱线注入级联LC振荡器，显著提升时钟恢复速度至20Gb/s，同时保持低功耗（175mW@1.5V），解决了传统PLL在高频下的稳定性与功耗矛盾。
▸创新点2：频率监测机制确保VCO自然频率与数据速率匹配（系统创新）。采用实时频率校准技术动态调整VCO自由振荡频率，使两者偏差小于±100ppm，保障了在连续模式（PRBS 2^31-1）和突发模式下的稳定锁定，BER<10^-12。
▸创新点3：级联LC振荡器设计（电路创新）。通过两级LC振荡器串联结构扩展锁定范围并抑制相位噪声，实测相位抖动<0.5ps RMS，较单级振荡器提升40%的频谱纯度。
▸创新点4：90nm CMOS工艺下的高速突发模式兼容性（工艺创新）。在标准数字工艺中实现20Gb/s突发模式CDR，首次在1.5V供电下达成<100ns的锁定时间，比同类设计快3倍。
Abstract
A 20-Gb/s clock and data recovery circuit incorpo-
rates injection-locking technique to achieve high-speed operation
with low power dissipation. The circuit creates spectral line at the
frequency of data rate and injection-locks two cascadedLC oscilla-
tors. A frequency-monitoring mechanism is employed to ensure a
close matching between the VCO natural frequency and data rate.
Fabricated in 90-nm CMOS technology, this circuit achieves a bit
error rate of less than
/49/48
/57in both continuous (P