JSSC 2008第2期Wireline I/O0.13μmDLL

A 20 Gbs 14 DEMUX Without Inductors and Low-Power Divide-by-2 Circuit in 013 22m

提出一种无电感20Gb/s 1:4解复用器及低功耗二分频电路设计。

20Gb/s, 1:4 DEMUX, 71.3%水平眼图张开度, 52%垂直眼图张开度, 210mW@1.2V

解复用器无电感设计低功耗分频电路延迟锁定环

▸创新点1：采用共享电流源的耦合锁存器设计（电路创新），通过减少独立电流源数量降低功耗，同时保持信号完整性，在20 Gb/s高速数据传输中实现71.3%的水平眼图张开度。

▸创新点2：插入缓冲器的信号带宽提升方案（方法创新），优化高频信号传输路径，将垂直眼图张开度提升至52%，有效改善信号衰减问题。

▸创新点3：静态分频器与延迟锁定环协同设计（系统创新），在0.13μm工艺下仅消耗210mW功耗，突破传统动态分频器对时序敏感的局限，实现1.2V低电压供电下的稳定分频。

▸创新点4：无电感器架构（结构创新），避免使用体积庞大的电感元件，在22nm工艺中实现20Gb/s 1:4 DEMUX的紧凑布局，显著提升芯片集成度。

Abstract

In this paper, a 20 Gb/s 1:4 DEMUX without in- ductors is presented. A coupled latch with shared current source and buffer insertion scheme improves the signal bandwidth. A divide-by-2 circuit with a static frequency divider and a delay-locked loop achieves low power consumption and enhanced timing margin without the degradation of the divider sensitivity. A horizontal eye opening is 71.3%, and a vertical eye opening is 52%. The test chip fabricated in a 0.13 m process consumes 210 mW from 1.2 V