← 返回 JSSC 论文列表JSSC 2008第5期Other90nm
A Low Power Tunable Delay Element Suitable for Asynchronous Delays of Burst Info
提出一种基于类晶闸管电路的低功耗可调延迟元件，适用于密集阵列中的异步延迟。
90nm CMOS, 1V, 50fJ/延迟事件, 延迟范围5ns至1μs
异步延迟异步处理延迟元件低功耗可调延迟
▸创新点1：基于类晶闸管电路的低功耗设计（电路创新）。采用类似晶闸管的结构实现延迟单元，显著降低动态功耗，静态功耗仅由泄漏电流决定，在1V电源电压下实现50fJ/事件的超低能耗，适用于高密度阵列集成。
▸创新点2：内置握手协议的异步时序控制（系统创新）。通过硬件级握手机制确保突发信息在级联延迟过程中零丢失，解决了传统异步系统中仅依赖事件排序的可靠性问题，尤其适用于最小间隔5ns的密集脉冲串处理。
▸创新点3：延迟时间与能耗解耦的调谐机制（方法创新）。通过独立模拟端口调节延迟（5ns-1μs范围），能耗恒定不受延迟量影响，突破了传统延迟线能耗随延迟线性增加的限制，为连续时间数字信号处理提供关键支持。
▸创新点4：面向密集突发信息的可级联架构（系统创新）。单元设计支持高密度阵列级联，满足‘粒度约束’下长时间延迟需求（如20μs延迟/5ns最小间隔），适用于异步FPGA和异步流水线等场景。
Abstract
E
Abstract—A low-energy delay element based on a thyristor-like
circuit is proposed that is suitable for concatenation in dense ar-
rays in order to delay narrowly spaced burst timing information
with accompanying data bits. Handshaking is built into the cell to
ensure no information is lost. There is no static power dissipation
aside from leakage and the energy consumption is not a function
of the achieved delay. A design fabricated in a UMC 90 nm CMOS
process has delays from 5 ns to 1
s, as tu